

## 双通道差分输入 16位无延迟 $\Delta\Sigma$ 模数转换器

### 特点

- 带有自动通道选择(往复式)的双通道差分输入
- 低电源电流：200 $\mu\text{A}$ ，自动睡眠时4 $\mu\text{A}$
- 差分输入和差分基准，共模范围从GND到 $V_{CC}$
- 0.12LSB INL，无漏码
- 0.16LSB 满量程误差和0.006LSB 偏移
- 800nV RMS 噪声，与 $V_{REF}$ 值无关
- 无延迟：数字滤波器一个周期内即建立稳态，各通道转换均准确
- 内部振荡器——无需外部元器件
- 87dB 最小值、50Hz 和 60Hz 的陷波滤波器
- 窄 SSOP-16 封装
- 2.7V 到 5.5V 单电源工作
- 引脚与 24 位 LTC2412 兼容

### 应用

- 直接传感器数字转换器
- 称重器
- 直接温度测量
- 气体分析器
- 应变仪变换器
- 仪表
- 数据采集
- 工业过程控制

### 描述


LTC<sup>®</sup>2436-1 是带有一个集成振荡器的双通道差分输入微功率 16 位无延迟增量累加 (No Latency  $\Delta\Sigma^{\text{TM}}$ ) 模数转换器。它能够提供 0.5LSB INL 和 800nV RMS 噪声的性能指标，与  $V_{REF}$  值无关。两个差分通道交替转换，通道识别码包含在转换结果中。它采用增量累加技术，提供数字滤波器单次转换中的稳态建立。LTC2436-1 可以通过单只引脚进行配置，可在 50Hz 和 60Hz  $\pm 2\%$  上获得优于 87dB 的输入差模抑制。它还可用一个外部振荡器来驱动，以获得一个用户定义的抑制频率。内部振荡器无需使用外部的频率设定元件。

转换器可以接受从 0.1V 到  $V_{CC}$  的任何外部差分基准电压，可灵活实现参数比和远程传感检测配置。全幅差分输入电压范围是从  $-0.5 \cdot V_{REF}$  到  $0.5 \cdot V_{REF}$ 。共模基准电压  $V_{REFCM}$  和共模输入电压  $V_{INCM}$  可以分别被设定在 GND 和  $V_{CC}$  之间的任意值。直流共模输入抑制比超过 140dB。


LTC2436-1 通过一个灵活的 3 线数字端口通讯，该端口与 SPI 和 MICROWIRE<sup>™</sup> 协议兼容。

、LTC 和 LT 是凌特公司的注册商标。  
No Latency  $\Delta\Sigma$  是凌特公司的商标。  
MICROWIRE 是国家半导体公司的商标。

### 典型应用



### 有效分辨率与 $V_{REF}$ 的关系曲线



# LTC2436-1

## 绝对最大额定值 (注1, 2)

电源电压 ( $V_{CC}$ ) 至 GND .....	-0.3V 至 7V
模拟输入电压至 GND .....	-0.3V 至 ( $V_{CC}+0.3V$ )
基准输入电压至 GND .....	-0.3V 至 ( $V_{CC}+0.3V$ )
数字输入电压至 GND .....	-0.3V 至 ( $V_{CC}+0.3V$ )
数字输出电压至 GND .....	-0.3V 至 ( $V_{CC}+0.3V$ )
工作温度范围	
LTC2436-1C .....	0°C 至 70°C
LTC2436-1I .....	-40°C 至 85°C
贮存温度范围 .....	-65°C 至 150°C
引脚温度 (焊接时间 10 秒) .....	300°C

## 封装/订购信息

	产品型号
	LTC2436-1CGN LTC2436-1IGN
	GN 型号标记
	24361 243611

关于更宽工作温度范围的器件，请联系凌特公司。

## 电特性 凡标注 ● 表示该指标适用于整个工作温度范围，否则仅指 $T_A = 25^\circ\text{C}$ 时的技术指标。(注 3, 4)

参数	条件	最小值	典型值	最大值	单位
分辨率 (无漏码)	$0.1V \leq V_{REF} \leq V_{CC}$ , $-0.5 \cdot V_{REF} \leq V_{IN} \leq 0.5 \cdot V_{REF}$ , (注 5)	● 16			位
积分非线性	$5V \leq V_{CC} \leq 5.5V$ , $REF^+ = 2.5V$ , $REF^- = GND$ , $V_{INCM} = 1.25V$ , (注 6)		0.06		LSB
	$5V \leq V_{CC} \leq 5.5V$ , $REF^+ = 5V$ , $REF^- = GND$ , $V_{INCM} = 2.5V$ , (注 6)	●	0.12	3	LSB
	$REF^+ = 2.5V$ , $REF^- = GND$ , $V_{INCM} = 1.25V$ , (注 6)		0.30		LSB
偏移误差	$2.5V \leq REF^+ \leq V_{CC}$ , $REF^- = GND$ , $GND \leq IN^+ = IN^- \leq V_{CC}$ , (注 13)	●	0.006	1	LSB
偏移误差漂移	$2.5V \leq REF^+ \leq V_{CC}$ , $REF^- = GND$ , $GND \leq IN^+ = IN^- \leq V_{CC}$		10		nV/°C
正满量程误差	$2.5V \leq REF^+ \leq V_{CC}$ , $REF^- = GND$ , $IN^+ = 0.75REF^+$ , $IN^- = 0.25 \cdot REF^+$	●	0.16	3	LSB
正满量程误差漂移	$2.5V \leq REF^+ \leq V_{CC}$ , $REF^- = GND$ , $IN^+ = 0.75REF^+$ , $IN^- = 0.25 \cdot REF^+$		0.03		$V_{REF}/^\circ\text{C}$ 的ppm
负满量程误差	$2.5V \leq REF^+ \leq V_{CC}$ , $REF^- = GND$ , $IN^+ = 0.25 \cdot REF^+$ , $IN^- = 0.75 \cdot REF^+$	●	0.16	3	LSB
负满量程误差漂移	$2.5V \leq REF^+ \leq V_{CC}$ , $REF^- = GND$ , $IN^+ = 0.25 \cdot REF^+$ , $IN^- = 0.75 \cdot REF^+$		0.03		$V_{REF}/^\circ\text{C}$ 的ppm
总不可调误差	$5V \leq V_{CC} \leq 5.5V$ , $REF^+ = 2.5V$ , $REF^- = GND$ , $V_{INCM} = 1.25V$		0.20	3	LSB
	$5V \leq V_{CC} \leq 5.5V$ , $REF^+ = 5V$ , $REF^- = GND$ , $V_{INCM} = 2.5V$		0.20	3	LSB
	$REF^+ = 2.5V$ , $REF^- = GND$ , $V_{INCM} = 1.25V$ , (注 6)		0.25	3	LSB
输出噪声	$5V \leq V_{CC} \leq 5.5V$ , $REF^+ = 5V$ , $REF^- = GND$ , $GND \leq IN^- = IN^+ \leq V_{CC}$ , (注 13)		0.8		$\mu\text{VRMS}$

## 转换器特性

凡标注 ● 表示该指标适用于整个工作温度范围，否则仅指  $T_A = 25^\circ\text{C}$  时的技术指标。(注 3, 4)

参数	条件		最小值	典型值	最大值	单位
输入共模抑制 DC	$2.5\text{V} \leq \text{REF}^+ \leq V_{\text{CC}}$ , $\text{REF}^- = \text{GND}$ , $\text{GND} \leq \text{IN}^- = \text{IN}^+ \leq V_{\text{CC}}$ (注 5)	●	130	140		dB
输入共模抑制 49Hz 到 61.2Hz	$2.5\text{V} \leq \text{REF}^+ \leq V_{\text{CC}}$ , $\text{REF}^- = \text{GND}$ , $\text{GND} \leq \text{IN}^- = \text{IN}^+ \leq V_{\text{CC}}$ , (注 5, 7)	●	140			dB
输入正常模式抑制 49Hz 到 61.2Hz	(注 5, 7)	●	87			dB
基准共模抑制 DC	$2.5\text{V} \leq \text{REF}^+ \leq V_{\text{CC}}$ , $\text{GND} \leq \text{REF}^- \leq 2.5\text{V}$ , $V_{\text{REF}} = 2.5\text{V}$ , $\text{IN}^- = \text{IN}^+ = \text{GND}$ (注 5)	●	130	140		dB
电源抑制, DC	$\text{REF}^+ = 2.5\text{V}$ , $\text{REF}^- = \text{GND}$ , $\text{IN}^- = \text{IN}^+ = \text{GND}$			120		dB
电源抑制, 同时 50Hz/60Hz $\pm 2\%$	$\text{REF}^+ = 2.5\text{V}$ , $\text{REF}^- = \text{GND}$ , $\text{IN}^- = \text{IN}^+ = \text{GND}$ (注 7)			120		dB

## 模拟输入和基准

凡标注 ● 表示该指标适用于整个工作温度范围，否则仅指  $T_A = 25^\circ\text{C}$  时的技术指标。(注 3)

符号	参数	条件		最小值	典型值	最大值	单位
$\text{IN}^+$	绝对/共模 $\text{IN}^+$ 电压		●	$\text{GND} - 0.3$		$V_{\text{CC}} + 0.3$	V
$\text{IN}^-$	绝对/共模 $\text{IN}^-$ 电压		●	$\text{GND} - 0.3$		$V_{\text{CC}} + 0.3$	V
$V_{\text{IN}}$	输入差分电压范围 ( $\text{IN}^+ - \text{IN}^-$ )		●	$-V_{\text{REF}}/2$		$V_{\text{REF}}/2$	V
$\text{REF}^+$	绝对/共模 $\text{REF}^+$ 电压		●	0.1		$V_{\text{CC}}$	V
$\text{REF}^-$	绝对/共模 $\text{REF}^-$ 电压		●	$\text{GND}$		$V_{\text{CC}} - 0.1$	V
$V_{\text{REF}}$	基准差分电压范围 ( $\text{REF}^+ - \text{REF}^-$ )		●	0.1		$V_{\text{CC}}$	V
$C_S(\text{IN}^+)$	$\text{IN}^+$ 采样电容容量				18		pF
$C_S(\text{IN}^-)$	$\text{IN}^-$ 采样电容容量				18		pF
$C_S(\text{REF}^+)$	$\text{REF}^+$ 采样电容容量				18		pF
$C_S(\text{REF}^-)$	$\text{REF}^-$ 采样电容容量				18		pF
$I_{\text{DC\_LEAK}}(\text{IN}^+)$	$\text{IN}^+$ 直流漏电流	$\overline{CS} = V_{\text{CC}} = 5\text{V}$ , $\text{IN}^+ = \text{GND}$	●	-10	1	10	nA
$I_{\text{DC\_LEAK}}(\text{IN}^-)$	$\text{IN}^-$ 直流漏电流	$\overline{CS} = V_{\text{CC}} = 5\text{V}$ , $\text{IN}^- = 5.5\text{V}$	●	-10	1	10	nA
$I_{\text{DC\_LEAK}}(\text{REF}^+)$	$\text{REF}^+$ 直流漏电流	$\overline{CS} = V_{\text{CC}} = 5\text{V}$ , $\text{REF}^+ = 5.5\text{V}$	●	-10	1	10	nA
$I_{\text{DC\_LEAK}}(\text{REF}^-)$	$\text{REF}^-$ 直流漏电流	$\overline{CS} = V_{\text{CC}} = 5\text{V}$ , $\text{REF}^- = \text{GND}$	●	-10	1	10	nA

# LTC2436-1

## 数字输入和数字输出 凡标注 ● 表示该指标适用于整个工作温度范围，否则仅指 $T_A = 25^\circ\text{C}$ 时的技术指标。(注3)

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IH}$	高电平输入电压 $\overline{CS}$ , $F_0$	$2.7V \leq V_{CC} \leq 5.5V$	● 2.5			V
		$2.7V \leq V_{CC} \leq 3.3V$	2.0			V
$V_{IL}$	低电平输入电压 $\overline{CS}$ , $F_0$	$4.5V \leq V_{CC} \leq 5.5V$			● 0.8	V
		$2.7V \leq V_{CC} \leq 5.5V$			● 0.6	V
$V_{IH}$	高电平输入电压 SCK	$2.7V \leq V_{CC} \leq 5.5V$ (注 8)	● 2.5			V
		$2.7V \leq V_{CC} \leq 3.3V$ (注 8)	2.0			V
$V_{IL}$	低电平输入电压 SCK	$4.5V \leq V_{CC} \leq 5.5V$ (注 8)			● 0.8	V
		$2.7V \leq V_{CC} \leq 5.5V$ (注 8)			● 0.6	V
$I_{IN}$	数字输入电流 $\overline{CS}$ , $F_0$	$0 \leq V_{IN} \leq V_{CC}$	● -10		10	$\mu\text{A}$
$I_{IN}$	数字输入电流 SCK	$0 \leq V_{IN} \leq V_{CC}$ (注 8)	● -10		10	$\mu\text{A}$
$C_{IN}$	数字输入电容 $\overline{CS}$ , $F_0$			10		pF
$C_{IN}$	数字输入电容 SCK	(注 8)		10		pF
$V_{OH}$	高电平输出电压 SDO	$I_O = -800\mu\text{A}$	● $V_{CC} - 0.5$			V
$V_{OL}$	低电平输出电压 SDO	$I_O = 1.6\text{mA}$	●		0.4	V
$V_{OH}$	高电平输出电压 SCK	$I_O = -800\mu\text{A}$ (注 9)	● $V_{CC} - 0.5$			V
$V_{OL}$	低电平输出电压 SCK	$I_O = 1.6\text{mA}$ (注 9)	●		0.4	V
$I_{OZ}$	高阻态输出漏电流 SDO		● -10		10	$\mu\text{A}$

## 电源要求 凡标注 ● 表示该指标适用于整个工作温度范围，否则仅指 $T_A = 25^\circ\text{C}$ 时的技术指标。(注3)

符号	参数	条件	最小值	典型值	最大值	单位
$V_{CC}$	电源电压		● 2.7		5.5	V
$I_{CC}$	电源电流 转换模式 睡眠模式 睡眠模式	$\overline{CS} = 0V$ (注 14)	●	200	300	$\mu\text{A}$
		$\overline{CS} = V_{CC}$ (注 11, 14)	●	4	13	$\mu\text{A}$
		$\overline{CS} = V_{CC}$ , $2.7V \leq V_{CC} \leq 3.3V$ (注 11, 14)	●	2		$\mu\text{A}$

## 定时特性

凡标注 ● 表示该指标适用于整个工作温度范围，否则仅指  $T_A = 25^\circ\text{C}$  时的技术指标。(注 3)

符号	参数	条件	最小值	典型值	最大值	单位	
$f_{\text{EOSC}}$	外部振荡器频率范围		●	2.56	2000	kHz	
$t_{\text{HEO}}$	外部振荡器高电平期		●	0.25	390	$\mu\text{s}$	
$t_{\text{LEO}}$	外部振荡器低电平期		●	0.25	390	$\mu\text{s}$	
$t_{\text{CONV}}$	转换时间	$F_0 = 0\text{V}$ 外部振荡器 (注 10)	●	143.8	146.7	149.6	ms
$f_{\text{ISCK}}$	内部 SCK 频率	内部振荡器 (注 9) 外部振荡器 (注 9, 10)	●	20510/ $f_{\text{EOSC}}$ (kHz)		ms	
$D_{\text{ISCK}}$	内部 SCK 占空比	(注 9)	●	45	55	%	
$f_{\text{ESCK}}$	外部 SCK 频率范围	(注 8)	●		2000	kHz	
$t_{\text{LESCK}}$	外部 SCK 低电平期	(注 8)	●	250		ns	
$t_{\text{HESCK}}$	外部 SCK 高电平期	(注 8)	●	250		ns	
$t_{\text{DOUT\_ISCK}}$	内部 SCK 19 位数据输出时间	内部振荡器 (注 9, 11) 外部振荡器 (注 9, 10)	●	1.06	1.09	1.11	ms
$t_{\text{DOUT\_ESCK}}$	外部 SCK 19 位数据输出时间	(注 8)	●	152/ $f_{\text{ESCK}}$ (kHz)		ms	
$t_1$	$\overline{\text{CS}}$ 下降沿到 SDO 低 Z 时间		●	0	200	ns	
$t_2$	$\overline{\text{CS}}$ 上升沿到 SDO 高 Z 时间		●	0	200	ns	
$t_3$	$\overline{\text{CS}}$ 下降沿到 SCK 下降沿时间	(注 9)	●	0	200	ns	
$t_4$	$\overline{\text{CS}}$ 下降沿到 SCK 上升沿时间	(注 8)	●	50		ns	
$t_{\text{KQMAX}}$	SCK 下降沿到 SDO 有效时间		●		220	ns	
$t_{\text{KQMIN}}$	SCK 下降沿后 SDO 保持时间	(注 5)	●	15		ns	
$t_5$	$\overline{\text{CS}}$ 下降沿前 SCK 上升时间		●	50		ns	
$t_6$	$\overline{\text{CS}}$ 下降沿后 SCK 保持时间		●		50	ns	

注 1：绝对最大额定值指超出该值则器件使用寿命可能受损。

注 2：所有的电压值都是相对地。

注 3：在非特别注明时  $V_{\text{CC}} = 2.7\text{V}$  到  $5.5\text{V}$ 。

$V_{\text{REF}} = \text{REF}^+ - \text{REF}^-$ ,  $V_{\text{REFCM}} = (\text{REF}^+ + \text{REF}^-)/2$ ;  $V_{\text{IN}} = \text{IN}^+ - \text{IN}^-$ ,  $V_{\text{INCM}} = (\text{IN}^+ + \text{IN}^-)/2$ ,  $\text{IN}^+$  和  $\text{IN}^-$  定义为分别对应于所选择的正 ( $\text{CH0}^+$  或  $\text{CH1}^+$ ) 和负 ( $\text{CH0}^-$  或  $\text{CH1}^-$ ) 输入。

注 4：在非特别注明时， $F_0$  引脚连接到地或者一个  $f_{\text{EOSC}} = 139,800\text{Hz}$  的外部转换器时钟源。

注 5：性能指标由设计过程保证，未经测试过程确认。

注 6：积分非线性定义为输出码与精确模拟输入电压的偏差。最大值指标由 LSB 步长 ( $V_{\text{REF}}/2^{16}$ ) 和单个脉冲长度限定。典型规格从量化带的中心测量。

注 7： $F_0 = \text{GND}$  (内部振荡器) 或  $f_{\text{EOSC}} = 139,800\text{Hz} \pm 2\%$  (外部振荡器)。

注 8：转换器在外部 SCK 模式工作，SCK 引脚用作数字输入。在数据输出时驱动 SCK 的时钟信号频率为  $f_{\text{ESCK}}$  单位为 kHz。

注 9：转换器在内部 SCK 模式工作，SCK 引脚用作数字输出。在此模式工作时，SCK 引脚总的等效负载电容值  $C_{\text{LOAD}} = 20\text{pF}$ 。

注 10：外部振荡器连接到  $F_0$  引脚。外部振荡器频率  $f_{\text{EOSC}}$  单位为 kHz。

注 11：转换器使用内部振荡器。 $F_0 = 0\text{V}$ 。

注 12：800nV RMS 噪声与  $V_{\text{REF}}$  无关。由于噪声性能由量化水平限定，所以降低  $V_{\text{REF}}$  能提高分辨率。

注 13：性能指标由设计和测试过程中的相关性保证。

注 14：仅在  $\overline{\text{CS}}$  为高电平时，低电流睡眠模式才有效。

## 引脚功能

**V<sub>CC</sub> (引脚 1):** 正电源电压。由一个 10 $\mu$ F 的钽电容器并联 0.1 $\mu$ F 陶瓷电容器旁路到地 (要尽可能靠近该器件)。

**REF<sup>+</sup> (引脚 2), REF<sup>-</sup> (引脚 3):** 差分基准输入。只要保持正基准输入 REF<sup>+</sup> 超过负基准输入 REF<sup>-</sup> 至少 0.1V, 这两个引脚上的电压可以取 GND 到 V<sub>CC</sub> 之间的任何值。

**CH0<sup>+</sup> (引脚 4):** 差分通道 0 的正输入引脚。

**CH0<sup>-</sup> (引脚 5):** 差分通道 0 的负输入引脚。

**CH1<sup>+</sup> (引脚 6):** 差分通道 1 的正输入引脚。

**CH1<sup>-</sup> (引脚 7):** 差分通道 1 的负输入引脚。这四个模拟输入引脚 (引脚 4 到 7) 上的电压可以是 GND 到 V<sub>CC</sub> 之间任何值。在这两个限值以内, 转换器两极的输入范围 ( $V_{IN} = IN^+ - IN^-$ ) 可扩展成从  $-0.5 \cdot (V_{REF})$  到  $0.5 \cdot (V_{REF})$ 。在此输入范围以外, 转换器会产生独特的过高或过低输出码。

**GND (引脚 8, 9, 10, 15, 16):** 地。多个地引脚内部连接以实现最佳地电流流动和 V<sub>CC</sub> 去耦。通过一条低阻抗连接线把每个此类引脚连接到地平面。为了正常工作, 所有的这五个引脚都必须连接到地。

**$\overline{CS}$  (引脚 11):** 低电平有效数字输入引脚。该引脚为低电平时允许 SDO 数字输出并且唤醒模数转换器。在每个转换之后, 只要  $\overline{CS}$  是高电平, 模数转换器就

会自动进入睡眠模式并且保持在这种低功率状态。在数据输出传送过程中,  $\overline{CS}$  引脚上一个低电平到高电平的瞬变会终止数据传送并开始一个新的转换过程。

**SDO (引脚 12):** 三态数字输出引脚。在数据输出阶段, 此引脚被用作串行数据输出端。当片选端  $\overline{CS}$  为高电平 ( $\overline{CS} = V_{CC}$ ) 时, SDO 引脚处于高阻态。在转换和睡眠阶段, 此引脚用作转换状态输出端。将  $\overline{CS}$  拉至低电平可以观测转换状态。

**SCK (引脚 13):** 双向数字时钟引脚。在内部串行时钟工作模式, SCK 在数据输出阶段作为内部串行接口时钟的数字输出端。在外部串行时钟工作模式, SCK 在数据输出阶段作为外部串行接口时钟的数字输入端。内部串行时钟工作模式将自动产生一个弱的内部上拉电流。在上电时或者  $\overline{CS}$  最近的下降沿上, 串行时钟的工作模式取决于加在 SCK 引脚上的逻辑电平。

**F<sub>O</sub> (引脚 14):** 频率控制引脚。控制模数转换器的凹陷频率和转换时间的数字输入。当 F<sub>O</sub> 引脚连接到地时 ( $F_O = 0V$ ), 转换器使用它的内部振荡器, 同时对 50Hz 和 60Hz 进行抑制。当 F<sub>O</sub> 由一个频率为  $f_{EOSC}$  的外部时钟信号驱动时, 转换器用这个信号作为它的系统时钟, 并且数字滤波器在  $f_{EOSC}/2560 \pm 14\%$  的范围内具有 87dB 的最小抑制比, 在  $f_{EOSC}/2560 \pm 4\%$  的范围内具有 110dB 的最小抑制。

功能模块图




图 1：功能模块图

测试电路



## 应用信息

### 转换器工作

#### 转换器工作循环

LTC2436-1 是一个低功率  $\Delta\Sigma$  模数转换器，能在两个差分通道之间自动交替选择并带有一个便于使用的 3 线串行接口 (见图 1)。在上电时通道 0 被自动选择，之后交替选择两个通道 (往复式)。工作过程由三个状态组成。转换器工作循环开始于转换阶段，接下来是低功率睡眠阶段，最后是数据输出阶段 (见图 2)。3 线接口由串行数据输出 (SDO)、串行时钟 (SCK) 和芯片选择 ( $\overline{CS}$ ) 组成。

首先，LTC2436-1 进行转换。一旦转换完成，该器件即进入睡眠状态。只要  $\overline{CS}$  为高电平，器件就会保持在睡眠状态。在这种睡眠状态，功耗大约减少两个数量级。在转换器处于睡眠状态时，转换结果长时间保留在一个静态移位寄存器中。

一旦  $\overline{CS}$  被拉为低电平，器件就会退出低功耗模式，进入数据输出状态。如果  $\overline{CS}$  在 SCK 第一个上升沿之前被拉为高电平，则该器件将返回到低功率

睡眠模式，转换结果仍旧保留在内部静态移位寄存器中。如果  $\overline{CS}$  在 SCK 第一个上升沿之后保持在低电平，则器件开始输出转换结果。在这一点把  $\overline{CS}$  拉为高电平将会终止数据输出状态，并开始一个新的转换。转换结果中不存在延时。数据输出对应于刚刚执行的转换。在串行时钟 (SCK) 的控制下，该结果从串行数据输出引脚 (SDO) 移位输出。数据在 SCK 的下降沿更新，允许用户在 SCK 的上升沿可靠地锁存数据 (见图 3)。一旦从模数转换器读完 19 位或者  $\overline{CS}$  被拉为高电平，数据输出状态就会终止。器件自动开始一个新的转换过程并且反复循环。为了与 24/32 位数据传送保持兼容，可以给 LTC2436-1 加额外的串行时钟脉冲。这样将产生始终为逻辑高电平的额外数据位。

通过时序控制  $\overline{CS}$  和 SCK 引脚，LTC2436-1 可以提供几种灵活的工作模式 (内部或外部 SCK 和自由运行转换模式)。这些不同的模式不需要给配置寄存器编程。另外，他们也不干扰上面所描述的循环工作。这些工作模式将在串行接口时序模式部分详细的描述。

### 转换时钟

增量累加转换器所提供的超出常规型转换器的主要优点是具有一个在片数字滤波器 (通常用一个正弦或梳状滤波器来实现)。对于高分辨率、低频率的应用，此滤波器通常被设计为抑制 50Hz 和 60Hz 的火线频率及其谐波。滤波器抑制性能直接关系到转换器系统时钟的精确度。LTC2436-1 含有一个高精度的在片振荡器。这免除了对外部频率设定元器件 (如晶体或振荡器) 的需要。用在片振荡器加时钟信号，LTC2436-1 在 49Hz 到 61.2Hz 范围内可以达到最小 87dB 的抑制比。




图 2：LTC2436-1 状态转变图

## 应用信息

### 易于使用

LTC2436-1 的数据输出不会因转换周期而造成延迟、滤波器稳态建立的延时或冗余数据。在转换和输出数据之间有著一一对应的关系。因此容易实现多个模拟电压的多路复用。

LTC2436-1 在每个转换循环都执行偏移和满量程校准。这种校准对用户透明，并且对前面所描述的循环工作没有影响。连续校准的优点在于偏移和满量程读数相对于时间、电源电压变化和温度漂移的极度稳定性。

### 上电顺序

当电源电压  $V_{CC}$  降到低于大约 2V 时，LTC2436-1 自动进入内部复位状态。这种性能保证了转换结果和串行接口模式选择的完整性。(见“串行接口时序模式”的两线 I/O 部分)。

当  $V_{CC}$  电压上升到超出此临界门限值时，转换器产生一个内部上电复位 (POR) 信号，通常持续时间为 1ms。POR 信号清空所有内部寄存器并选择通道 0。在 POR 信号以后，LTC2436-1 开始一个正常的转换循环，接下来顺次进行上面描述的状态。如果在 POR 时间间隔结束以前，电源电压恢复到工作范围以内 (2.7V 到 5.5V)，那么紧随 POR 的第一个转换结果能精确到器件的性能指标范围以内。

### 基准电压范围

这种转换器可以接受一个真正差分外部的基准电压。REF<sup>+</sup> 和 REF<sup>-</sup> 引脚的绝对/共模电压性能指标覆盖了从 GND 到  $V_{CC}$  的整个范围。为了转换器能正确工作，REF<sup>+</sup> 引脚的电压必须始终高于 REF<sup>-</sup> 引脚。

LTC2436-1 可以接受一个从 0.1V 到  $V_{CC}$  的差分基准电压。转换器输出噪声取决于转换器前端电路的热噪声，因而其 nV 级的数值对于参考电压来说几乎是不变的。由于热噪声 (800nV) 远低于器件的量化值 (75.6 $\mu$ V 对应于 5V 基准)，因此基准电压的减小将显

著提高转换器的有效分辨率。在最小基准电压 (100mV)，热噪声恒定保持在 800nV RMS (或 4.8 $\mu$ V<sub>P-P</sub>)，而量化值减小到每 LSB 1.5 $\mu$ V。因此，对于低值输入电压，较低的基准电压能提高有效分辨率。

### 输入电压范围

模拟输入是真正差分的，CH0<sup>+</sup>/CH0<sup>-</sup> 或 CH1<sup>+</sup>/CH1<sup>-</sup> 输入引脚的绝对/共模范围在 GND-0.3V 到  $V_{CC}+0.3V$  之间。在这些限值以外，ESD 保护装置开始启动，由输入漏电流引起的误差迅速增大。在这些限值以内，LTC2436-1 对双极差分输入信号  $V_{IN}$  进行转换， $V_{IN} = IN^+ - IN^-$ ，范围是从  $-FS = -0.5 \cdot V_{REF}$  到  $+FS = 0.5 \cdot V_{REF}$ ，这里  $V_{REF} = REF^+ - REF^-$ ，被选中的通道被称做 IN<sup>+</sup> 和 IN<sup>-</sup>。在这个范围以外，转换器采用不同的输出码指示过高范围或过低范围的状态。

加在模拟输入引脚上的输入信号可以扩展成低于地 300mV 和高于  $V_{CC}$  300mV。为了限制所有的故障电流，可以在这些引脚上串联 5k 的电阻而不会影响器件的性能。在物理布线时，要保持这些串联电阻和对应引脚之间连线上的寄生电容尽可能小，这一点很重要；因此，如果实际可能电阻应该尽量靠近引脚放置。串联电阻对转换器精确度的影响可以根据电流/基准电流部分给出的曲线来估计。另外，由于输入漏电流的存在，串联电阻还会引进一个随温度而变的偏移误差。如果  $V_{REF} = 5V$ ，10nA 输入漏电流会在一个 8k 电阻上产生 1LSB 的偏移误差。该误差具有非常强的温度相关性。

### 输出数据格式

LTC2436-1 串行输出数据流长 19 位。前面 3 位表示状态信息，指示转换状态、选择的通道和标识。下面的 16 位是转换结果，第一位是 MSB。第三位和第四位一起也用于指示过低范围状况 (差分输入电压低于 -FS) 或过高范围状况 (差分输入电压高于 +FS)。

## 应用信息

位 18 (第一个输出位) 是转换结束 ( $\overline{\text{EOC}}$ ) 指示符。在转换和睡眠状态下只要  $\overline{\text{CS}}$  引脚为低电平, 该位就可在 SDO 引脚上读取。在转换过程中该位为高电平, 在转换过程结束时变为低电平。

位 17 (第二个输入位) 是被选通道指示符。此位为低电平表示通道 0 被选中, 若此位为高电平则表示通道 1 被选中。

位 16 (第三个输出位) 是转换结果正负指示符 (SIG)。如果  $V_{\text{IN}} > 0$ , 此位为高电平。如果  $V_{\text{IN}} < 0$ , 此位为低电平。

位 15 (第四个输出位) 是转换结果的最高位 (MSB)。该位结合位 16 也能提供过低范围或过高范围指示。如果位 16 和位 15 都为高电平, 则差分输入电压高于  $+FS$ 。如果位 16 和位 15 都为低电平, 则差分输入电压低于  $-FS$ 。

这些位的作用总结在表 1 中。

**表 1 : LTC2436-1 状态位**

输入范围	位 18 EOC	位 17 CHO/CH1	位 16 SIG	位 15 MSB
$V_{\text{IN}} \geq 0.5 \cdot V_{\text{REF}}$	0	0 或 1	1	1
$0V \leq V_{\text{IN}} < 0.5 \cdot V_{\text{REF}}$	0	0 或 1	1	0
$-0.5V \cdot V_{\text{REF}} \leq V_{\text{IN}} < 0V$	0	0 或 1	0	1
$V_{\text{IN}} < -0.5 \cdot V_{\text{REF}}$	0	0 或 1	0	0

位 15-0 是 16 位转换结果, MSB 第一。


位 0 是最低有效位 (LSB)。

在串行时钟 (SCK) 的控制下数据从 SDO 引脚移位输出, 见图 3。只要  $\overline{\text{CS}}$  为高电平, SDO 就会保持高阻态, 内部数据输出移位寄存器将不理睬任何外部产生的 SCK 时钟脉冲。

为了能从器件中移位输出转换结果, 必须首先把  $\overline{\text{CS}}$  驱动为低电平。一旦  $\overline{\text{CS}}$  被拉为低电平, 在器件的 SDO 引脚上就会看到  $\overline{\text{EOC}}$ 。 $\overline{\text{EOC}}$  在转换完成时从高电平到低电平时转变。这个信号可以用作一个外部微控制器的中断。位 18 ( $\overline{\text{EOC}}$ ) 可以在 SCK 的第一个上升沿捕捉到。位 17 在 SCK 的第一个下降沿从器件中移位输出。最后的数据位 (位 0) 在 SCK 的第 18 个下降沿移位输出, 可以由 SCK 脉冲的第 19 个上升沿锁定。在 SCK 脉冲的第 19 个下降沿, SDO 变为高电平指示一个新的转换循环的开始。该位就作为下一个转换循环的  $\overline{\text{EOC}}$  (位 18)。表 2 总结了输出数据格式。

为了和一些 SPI 微控制器保持兼容, 可以加 19 个以上 SCK 时钟脉冲。只要这些时钟的边沿在转换结束之前完成, 他们将不会影响串行数据。可是, 在转换过程中变换 SCK 可能会在器件中产生地电流, 引出额外的偏移和噪声误差源。

只要模拟输入引脚上的电压保持在  $-0.3V$  到 ( $V_{\text{CC}} + 0.3V$ ) 的绝对最大工作范围内, 在  $-FS = -0.5 \cdot V_{\text{REF}}$  到  $+FS = 0.5 \cdot V_{\text{REF}}$  之间的任何差分输入电压  $V_{\text{IN}}$  都将生成一个转换结果。对于大于  $+FS$  的差分输入电压, 转换结果将箝位在等于  $+FS + 1\text{LSB}$  的值上。对



**图 3 : 输出数据时序**

## 应用信息

表 2 : LTC2436-1 输出数据格式

差分输入电压 $V_{IN}^*$	位 18 EOC	位 17 CH0/CH1	位 16 SIG	位 15 MSB	位 14	位 13	位 12	...	位 0
$V_{IN}^* \geq 0.5 \cdot V_{REF}^{**}$	0	0/1	1	1	0	0	0	...	0
$0.5 \cdot V_{REF}^{**} - 1\text{LSB}$	0	0/1	1	0	1	1	1	...	1
$0.25 \cdot V_{REF}^{**}$	0	0/1	1	0	1	0	0	...	0
$0.25 \cdot V_{REF}^{**} - 1\text{LSB}$	0	0/1	1	0	0	1	1	...	1
0	0	0/1	1	0	0	0	0	...	0
-LSB	0	0/1	0	1	1	1	1	...	1
$-0.25 \cdot V_{REF}^{**}$	0	0/1	0	1	1	0	0	...	0
$-0.25 \cdot V_{REF}^{**} - 1\text{LSB}$	0	0/1	0	1	0	1	1	...	1
$-0.5 \cdot V_{REF}^{**}$	0	0/1	0	1	0	0	0	...	0
$V_{IN} < -0.5 \cdot V_{REF}^{**}$	0	0/1	0	0	1	1	1	...	1


\* 差分输入电压  $V_{IN} = IN^+ - IN^-$ 。\*\* 差分基准电压  $V_{REF} = REF^+ - REF^-$ 。


图 4 : 采用内部振荡器时 LTC2436-1 正常模式抑制曲线

于低于  $-FS$  的差分输入电压, 转换结果将箝位在等于  $-FS - 1\text{LSB}$  的值上。

## 同时频率抑制

LTC2436-1 内部振荡器能在整个 49Hz 到 61.2Hz 的范围内提供超过 87dB 的正常模式抑制比, 如图 4 所示。为实现这种同时 50Hz/60Hz 抑制,  $F_0$  应该接地。

当需要一个不同于 49Hz 到 61.2Hz 范围的基本抑制频率时或者转换器必须与一个外部的信号源同步

图 5 : 采用频率为  $f_{EOSC}$  的外部振荡器时 LTC2436-1 正常模式抑制曲线

时, LTC2436-1 可以利用一个外部转换时钟工作。转换器能自动检测到  $F_0$  引脚上外部时钟信号的存在并关断内部振荡器。为了能被检测到, 外部时钟信号的频率  $f_{EOSC}$  必须至少为 2560Hz。只需外部时钟信号高电平和低电平周期 ( $t_{HEO}$  和  $t_{LEO}$ ) 的最小和最大指标可以被观测到占空比则不那么重要。

在利用一个频率为  $f_{EOSC}$  的外部转换时钟工作时, LTC2436-1 在  $f_{EOSC}/2560 \pm 4\%$  的频率范围内能提供大于 110dB 的正常模式抑制。正常模式抑制作为输入频率与  $f_{EOSC}/2560$  之偏差的函数, 其关系曲线在

## 应用信息

图 5 中给出。只要外部时钟没有出现在  $F_0$  引脚上，转换器就会自动开启它的内部振荡器并进入内部转换时钟模式。如果转换时钟源的改变发生在睡眠阶段或转换器正使用外部串行时钟时的数据输出状态下，LTC2436-1 的工作将不会受到干扰。如果改变发生在转换阶段，正在进行的转换结果可能会超出指标，但是不会影响随后的转换。如果改变发生在数据输出阶段并且转换器正处于内部 SCK 模式，则可能会影响串行时钟占空比但串行数据流仍保持有效。

表 3 总结了每个阶段的持续时间和可以达到的输出数据速率与  $F_0$  之间的函数关系。

### 串行接口引脚

LTC2436-1 通过一个同步 3 线接口传送转换结果和接收转换开始的命令。在转换和睡眠阶段，此接口能用来评估转换器状态，在数据输出阶段，它用来读出转换结果。

### 串行时钟输入/输出(SCK)

存在于 SCK (引脚 13) 上的串行时钟信号用来同步数据传送。在串行时钟的下降沿从 SDO 引脚移位输出每一位数据。

在内部 SCK 模式工作时，SCK 引脚用作输出

端，LTC2436-1 把内部转换时钟除以 8 作为它自己的串行时钟。在外部 SCK 模式工作时，SCK 引脚用作输入端。内部或外部 SCK 模式在上电时被选定，此后每次检测到  $\overline{CS}$  引脚上高电平到低电平的变化时重新选择。如果在上电或这种电平变化过程中 SCK 为高电平或在浮空状态，则转换器进入内部 SCK 模式。如果在上电或电平变化过程中 SCK 为低电平，则转换器进入外部 SCK 模式。

### 串行数据输出 (SDO)

在数据输出阶段，串行数据输出引脚，SDO (引脚 12)，以串行位流 (第一位是 MSB) 的形式输出最近转换的结果。另外，在转换和睡眠阶段，SDO 引脚用作转换结束的指示符。

当  $\overline{CS}$  (引脚 11) 为高电平时，SDO 驱动器转变到高阻态。这样将允许与其它设备共享串行接口。如果在转换或睡眠状态中  $\overline{CS}$  为低电平，SDO 将会输出  $\overline{EOC}$  位。如果在转换阶段  $\overline{CS}$  为低电平， $\overline{EOC}$  位在 SDO 引脚呈高电平。转换一完成， $\overline{EOC}$  即转为低电平。

### 芯片选择输入 $\overline{CS}$

低电平有效芯片选择  $\overline{CS}$  (引脚 11) 用来测试转换器状态和启动数据输出传送 (如前面部分所述)。

表 3 : LTC2436-1 状态持续时间

状态	工作模式		持续时间
转换	内部振荡器	$F_0$ = 低电平 同时 50Hz/60Hz 抑制	147ms, 输出数据速率 $\leq 6.8$ 读数/s
	外部振荡器	$F_0$ = 频率为 $f_{EOSC}$ kHz 的外部振荡器 ( $f_{EOSC}/2560$ 抑制)	$20510/f_{EOSC}$ s, 输出数据速率 $\leq f_{EOSC}/20510$ 读数/s
睡眠			从 $\overline{CS}$ 为高电平开始到 $\overline{CS}$ 为低电平并且 SCK $\downarrow$
数据输出	内部串行时钟	$F_0$ = 低电平 (内部振荡器)	$\overline{CS}$ 为低电平开始但是不超过 1.09ms (19 SCK 循环)
		$F_0$ = 频率为 $f_{EOSC}$ kHz 的外部振荡器	$\overline{CS}$ 为低电平开始但是不超过 $152/f_{EOSC}$ ms (19 SCK 循环)
	外部串行时钟频率为 $f_{SCK}$ kHz		$\overline{CS}$ 为低电平开始但是不超过 $19/f_{SCK}$ ms (19 SCK 循环)

## 应用信息

另外，在全部串行数据传送完成之前， $\overline{CS}$  信号还可以用来触发一个新的转换循环。转换器已经进入数据输出状态以后，无论何时在  $\overline{CS}$  引脚检测到低电平到高电平的转变，LTC2436-1 都将终止任何正在进行的串行数据传送，开始一个新的转换循环。(例如， $\overline{CS}$  = 低电平时在 SCK 的第一个上升沿之后产生转变)。

最后， $\overline{CS}$  可以用来控制自由运行工作模式，见串行接口时序模式部分。把  $\overline{CS}$  接地将会强迫模数转换器在由  $F_0$  选定的最大输出速率上连续转换。

### 串行接口时序模式

LTC2436-1 的 3 线接口是与 SPI 和 MICROWIRE 兼容的。该接口提供几种灵活的工作模式。包括内

部/外部串行时钟、2 或 3 线 I/O，单循环转换和自动启动。下面的部分详细描述了每个此类串行接口的时序模式。在所有这些情况中，转换器都可以使用内部振荡器 ( $F_0$  = 低电平) 或接到  $F_0$  引脚的外部振荡器。总结参看表 4。

### 外部串行时钟，单循环工作 (与 SPI/MICROWIRE 兼容)

这种时序模式用一个外部串行时钟来移位输出转换结果，用  $\overline{CS}$  信号来监控转换循环状态，见图 6。

串行时钟模式在  $\overline{CS}$  的下降沿被选定。要选择外部串行时钟模式，串行时钟引脚 (SCK) 在  $\overline{CS}$  的每个下降沿都必须为低电平。

表 4：LTC2436-1 接口时序模式

结构	SCK 信号源	转换循环控制	数据输出控制	连接和波形
外部 SCK，单循环转换	外部	$\overline{CS}$ 和 SCK	$\overline{CS}$ 和 SCK	图 6，7
外部 SCK，两线 I/O	外部	SCK	SCK	图 8
内部 SCK，单循环转换	内部	$\overline{CS}$ 下降沿	$\overline{CS}$ 下降沿	图 9，10
内部 SCK，两线 I/O，连续转换	内部	连续	内部	图 11




图 6：外部串行时钟，单循环工作

## 应用信息

只要  $\overline{CS}$  为高电平，串行数据输出引脚 (SDO) 就会处于高阻抗状态。在转换循环过程中的任何时候，可以把  $\overline{CS}$  拉为低电平来监控转换器状态。当  $\overline{CS}$  被拉为低电平时， $\overline{EOC}$  输出到 SDO 引脚。在转换正在进行时， $\overline{EOC} = 1$ ，如果器件处于睡眠状态， $\overline{EOC} = 0$ 。一旦转换完成，随著  $\overline{CS}$  转为高电平，器件将自动进入低功耗睡眠状态。

当器件处于睡眠状态 ( $\overline{EOC} = 0$ ) 时，其转换结果保留在一个内部静态移位寄存器中。数据在 SCK 的每个下降沿从 SDO 引脚移位输出。这使外部电路能够在 SCK 的每个上升沿锁定输出。 $\overline{EOC}$  可以在 SCK 的第一个上升沿被锁定，转换结果的最后一位可以在 SCK 的第 19 个上升沿被锁定。在 SCK 的第 19 个

下降沿，器件开始一个新的转换。SDO 转为高电平 ( $\overline{EOC} = 1$ ) 来指示一个转换正在进行。

在数据循环结束时， $\overline{CS}$  可能保持低电平， $\overline{EOC}$  则作为转换结束中断而被监控。另一种情形是  $\overline{CS}$  可能会被驱动为高电平，从而使 SDO 处于高阻抗状态。如上面所述，为了监控转换状态， $\overline{CS}$  可以在任何时候被拉为低电平。

通常，在数据输出状态  $\overline{CS}$  保持低电平。然而，数据输出状态可能会在 SCK 第一个上升沿和第 19 个下降沿之间的任何时候通过拉高  $\overline{CS}$  而被终止，见图 7。在  $\overline{CS}$  的上升沿，器件终止数据输出状态，并立即开始一个新的循环。该功能可用于终止无效的转换循环或对转换开始时间进行同步。




图 7：外部串行时钟，缩减数据输出长度

## 应用信息

### 外部串行时钟，两线 I/O

这种时序模式采用一个两线串行 I/O 接口。转换结果用一个外部生成的串行时钟 (SCK) 信号从器件中移位输出，见图 8。 $\overline{CS}$  可以永久接地，以简化用户接口或隔离电路。

外部串行时钟模式在上电复位 (POR) 循环结束时被选定。POR 循环通常在  $V_{CC}$  超过 2V 以上并持续 1ms 以后终止。此时加在 SCK 上的电平决定 SCK 是内部的还是外部的。要进入外部串行时钟时序模式，SCK 必须在 POR 结束之前被驱动为低电平。

由于  $\overline{CS}$  接低电平，所以在转换和睡眠状态，可以在 SDO 引脚上连续监控转换结束标识 ( $\overline{EOC}$ )。 $\overline{EOC}$  可以作为一个输出给外部控制器的中断，指示转换结果已经就绪。在转换正在进行时  $\overline{EOC} = 1$ ，一旦转换结束  $\overline{EOC} = 0$ 。在  $\overline{EOC}$  的下降沿，转换结果被载入一个内部静态移位寄存器中。数据在 SCK 的每个下降沿移位输出 SDO 引脚，使外部电路能够在 SCK 的上升沿锁定数据。 $\overline{EOC}$  可以在 SCK 的第一个上升沿被锁定。在 SCK 的第 19 个下降沿，SDO 转为高电平 ( $\overline{EOC} = 1$ ) 指示一个新的转换已经开始。

### 内部串行时钟，单循环工作

这种时序模式用内部串行时钟移位输出转化结果，用  $\overline{CS}$  信号来监控转换循环状态，见图 9。

要选择内部串行时钟时序模式，串行时钟引脚 (SCK) 必须在  $\overline{CS}$  下降沿之前置为悬浮 (高阻态) 或高电平。如果在  $\overline{CS}$  的下降沿 SCK 为低电平，那么器件将不会进入内部串行时钟模式。在  $\overline{CS}$  的下降沿，内部一个弱的上拉电阻在 SCK 引脚启动；因此如果 SCK 不由外部驱动，则内部串行时钟时序模式将被自动选择。

只要  $\overline{CS}$  为高电平，串行数据输出引脚 (SDO) 就为高阻态。为了监控转换器状态， $\overline{CS}$  可以在转换循环过程中的任何时候被拉为低电平。一旦  $\overline{CS}$  被拉为低电平，SCK 也转为低电平， $\overline{EOC}$  输出到 SDO 引脚。在转换正在进行时， $\overline{EOC} = 1$ ，如果器件处于睡眠状态， $\overline{EOC} = 0$ 。

在测试  $\overline{EOC}$  时，如果转换结束 ( $\overline{EOC} = 0$ )，器件将在  $\overline{EOC}$  测试期间退出睡眠状态。为了允许器件返回到低功率睡眠状态， $\overline{CS}$  必须在 SCK 第一个上升沿




图 8：外部串行时钟， $\overline{CS} = 0$  工作 (两线)

## 应用信息




图 9：内部串行时钟，单循环工作

之前被拉为高电平。在内部 SCK 时序模式中，SCK 变为高电平，并且器件在  $\overline{CS}$  下降沿之后的  $t_{EOCtest}$  时刻 (如果  $\overline{EOC} = 0$ )，或者在  $\overline{EOC}$  转为低电平后的  $t_{EOCtest}$  时刻 (如果在  $\overline{EOC}$  下降沿  $\overline{CS}$  为低电平) 开始输出数据。如果器件使用其内部振荡器 ( $F_0 =$  逻辑低电平)，那么  $t_{EOCtest}$  的值是  $23\mu s$ 。如果  $F_0$  由一个频率为  $f_{EOSC}$  的外部振荡器驱动，那么  $t_{EOCtest}$  为  $3.6/f_{EOSC}$ 。如果  $\overline{CS}$  在  $t_{EOCtest}$  时间以前被拉高，那么器件将返回睡眠状态，转换结果保留在内部静态移位寄存器中。

如果  $\overline{CS}$  保持低电平的时间超过  $t_{EOCtest}$ ，SCK 的第一个上升沿将会产生，转换结果会从 SDO 引脚连续移位输出。数据输出循环在第 19 个上升沿以后结束。数据在每个 SCK 下降沿从 SDO 引脚移位输出。内部生成的串行时钟信号输出到 SCK 引脚。这个信号可以用来转移转换结果到外部电路。 $\overline{EOC}$  可以在 SCK 第一个上升沿被锁定，转换结果的最后一位可以在 SCK 第 19 个上升沿被锁定。在第 19 个上升沿以后，SDO 转为高电平 ( $\overline{EOC} = 1$ )，SCK 保持在高电平，一个新的转换开始。

通常，在数据输出状态  $\overline{CS}$  保持低电平。但是，数据输出状态可能会在 SCK 第一个和第 19 个上升沿之间的任何时间通过拉高  $\overline{CS}$  而被终止，见图 10。在  $\overline{CS}$  的上升沿，器件终止数据输出状态，并立即开始一个新的循环。这有利于终止无效的转换循环或者同步转换的开始时间。如果  $\overline{CS}$  被拉为高电平而在那时转换器正将 SCK 驱动为低电平，则内部上拉将不允许 SCK 恢复到逻辑高电平状态。这将会导致器件在  $\overline{CS}$  的下一个下降沿退出内部串行时钟模式。将一个外部的 10k 上拉电阻加到 SCK 引脚或者在 SCK 为低电平时不把  $\overline{CS}$  拉高，都可以避免出现这种情况。

只要 SCK 为低电平，LTC2436-1 在 SCK 引脚的内部上拉就无效。正常情况下，如果器件处于内部 SCK 时序模式，SCK 不会由外部驱动。不过，某些应用可能需要一个在 SCK 引脚上的外部驱动器。如果在输出一个低电平信号以后，该驱动器转为高阻态，那么 LTC2436-1 的内部上拉仍然是无效的。之后

## 应用信息




图 10：内部串行时钟，缩减数据输出长度

SCK 保持低电平。在  $\overline{CS}$  的下一个下降沿，器件切换到外部 SCK 时序模式。加一个 10k 外部上拉电阻到 SCK 以后，一旦外部驱动器转为高阻态，此引脚就会随之变为高电平。在  $\overline{CS}$  的下一个下降沿，器件就会保持在内部 SCK 时序模式。

当为了检测转换状态而给  $\overline{CS}$  加高然后低再高的脉冲时，可能会在睡眠状态中发生与下面类似的情况。如果器件处于睡眠状态 ( $\overline{EOC} = 0$ )，SCK 将变为低电平。一旦  $\overline{CS}$  转为高电平 (在上面定义的  $t_{EOCtest}$  时间段内)，内部上拉就会启动。由于 SCK 引脚上较重的电容性负载，内部上拉可能不足以使 SCK 在  $\overline{CS}$  再次转为低电平之前返回到高电平。在正常情况下，上述情况不会带来问题，即在检测到  $\overline{EOC} = 0$  以后  $\overline{CS}$  保持低电平。通过给 SCK 引脚加一个 10k 的外部上拉电阻很容易克服这种情况。

## 内部串行时钟，两线 I/O，连续转换

这种时序模式使用两线和全部的输出接口 (SCK 和 SDO)。转换结果利用一个内部生成的串行时钟 (SCK) 信号从器件中移位输出，见图 11。 $\overline{CS}$  可以永久接地，以简化用户接口或隔离电路。

内部串行时钟模式在上电复位 (POR) 循环结束时被选定。POR 循环通常在  $V_{CC}$  超过 2V 并持续 1ms 以后终止。内部一个弱的上拉电阻在 POR 循环过程中启动；因此如果 SCK 没有被外部驱动为低电平，那么内部串行时钟时序模式将被自动选定 (如果在 SCK 引脚上加了负载，致使内部上拉不能把此引脚拉为高电平，则将选择外部 SCK 模式)。

在转换过程中，SCK 和串行数据输出引脚 (SDO) 均为高电平 ( $\overline{EOC} = 1$ )。一旦转换完成，SCK 和 SDO

## 应用信息




图 11：内部串行时钟，连续工作

都转为低电平 ( $\overline{EOC} = 0$ ) 指示转换已经完成，器件已经进入数据输出状态。数据输出循环开始于 SCK 的第一个上升沿，在第 19 个上升沿之后结束。数据在 SCK 的每个下降沿从 SDO 引脚移位输出。内部生成的串行时钟信号输出到 SCK 引脚。此信号可以用来转移转换结果到外部电路。 $\overline{EOC}$  可以在 SCK 的第一个上升沿被锁定，转换结果的最后一位可以在 SCK 的第 19 个上升沿被锁定。在第 19 个上升沿以后，SDO 转为高电平 ( $\overline{EOC} = 1$ ) 指示一个新的转换正在进行。在转换期间 SCK 保持高电平。

### 保持转换器精确度

LTC2436-1 被设计为尽可能的减小转换结果对于器件去耦、PCB 布线、抗锯齿电路、电源频率波动等的敏感性。不过，为了保持该部件的精确度指标，也需要一些简单的预防措施。

### 数字信号电平

LTC2436-1 的数字接口易于使用。它的数字输入

端(在外部 SCK 模式工作时包括  $F_0$ 、 $\overline{CS}$  和 SCK) 接受标准的 TTL/CMOS 逻辑电平，并且内部滞后接收器能接受长达  $100\mu s$  的边沿。然而，为了充分发挥这种转换器的精确度和低电源电流，也需要采取一些措施。

数字输出信号(在内部 SCK 工作模式的 SDO 和 SCK) 很少被考虑，因为他们在转换状态期间通常不工作。

当数字输入信号在  $0.5V$  到  $(V_{CC} - 0.5V)$  的范围内时，CMOS 输入接收器从电源汲取额外的电流。应该注意，当任何一个数字输入信号(在外部 SCK 工作模式时为  $F_0$ 、 $\overline{CS}$  和 SCK) 在此范围之内时，即使所指的信号处在有效逻辑电平时，LTC2436-1 电源电流也可能增加。对于低功耗的运行模式，推荐驱动所有的数字输入信号到满 CMOS 电平 [ $V_{IL} < 0.4V$  和  $V_{OH} > (V_{CC} - 0.4V)$ ]。

## 应用信息

在转换阶段，连接到 LTC2436-1 引脚上的快速数字信号的上冲或下冲都可能严重干扰模数转换的进行。当外部控制信号的转变时间小于两倍的从驱动器到 LTC2436-1 的传送延迟时间时，下冲和上冲现象可能会由于转换器引脚上的阻抗不匹配而出现。参考数据为，在常规的 FR-4 板上，对于内部走线，信号的传送速度大约为 183ps/英寸，对于表面走线为 170ps/英寸。因此，一个以最小 1ns 的转变时间生成控制信号的驱动器必须通过短于 2.5 英寸的走线连接到转换器引脚。在共享控制线路时，这个问题就变得特别难于解决，多重反射可能会出现。解决方法是小心地使所有传送线路的终端阻抗接近它们的特性阻抗。

在 LTC2436-1 引脚附近并联终止能消除此问题，但是会增加驱动器的功率损耗。靠近驱动器放置一个 27Ω 到 56Ω 的串联电阻也能消除此问题而没有额外的功率损耗。实际的电阻值取决于走线阻抗和接线布局。

另一个解决方法是降低控制信号的边沿速率。应该注意采用非常慢的边沿在转变期间将会增加转换器的电源电流。此封装中的多个地引脚结构以及差分输入和基准结构都大大地减小了转换器对地电流的灵敏度。

当 LTC2436-1 采用一个外部转换时钟时，必须特别注意  $F_O$  信号的连接。该时钟在转换时间内工作，而由内部数字滤波器提供的正常模式抑制比在这个频点上并不高。转换器基准端的一个此频率的正常模式信号可能会导致 DC 增益和 INL 误差。转换器输入端的一个此频率的正常模式信号可能会导致 DC 偏移误差。这样的扰动可能会由于  $F_O$  信号走线与转换

器输入连接走线和/或基准连接走线之间的不对称的电容性耦合而引起。一个直接的解决方法是尽可能保持  $F_O$  信号走线与输入/基准信号的最大程度的分离。当  $F_O$  在靠近转换器的地方平行地终止时，实际上有交流电流流动在由  $F_O$  连接走线、终止点以及返回地的路径所构成的环路中。因此，波动信号可能通过电感耦合进入转换器输入或基准端。在这种情况下，用户必须把  $F_O$  信号环路面积以及差分输入和基准连接环路面积减小到最小值。

### 输入和基准的驱动

LTC2436-1 转换器的输入和基准引脚直接连接到一个采样电容器网络。根据差分输入电压和差分基准电压之间的关系，这些电容器在四个引脚之间切换，在此过程中传送少量电荷。在图 12 中给出了一个简化的等效电路，这里的  $IN^+$  和  $IN^-$  指的是所选差分通道的两个输入，为了简单化没选中的通道就被省略了。

为了简便估算，驱动一个模拟输入引脚 ( $IN^+$ 、 $IN^-$ 、 $REF^+$  或  $REF^-$ ) 的源阻抗  $R_S$  能被考虑与  $R_{SW}$  和  $C_{EQ}$  (见图 12) 一起构成一个时间常数为  $\tau = (R_S + R_{SW}) \cdot C_{EQ}$  的一阶无源网络。如果采样持续时间至少是输入电路时间常数  $\tau$  的 11 倍，那么转换器就能够以优于 1LSB 的精确度采集输入信号。四个模拟输入引脚的采样过程是拟独立的，所以应该根据其自身考虑每个时间常数，在最差情况下，误差可能会增加。

当使用内部振荡器 ( $F_O =$  低电平) 时，LTC2436-1 的前后端开关电容网络被加 69900Hz 时钟信号，对应 14.3μs 采样周期。因此，为了得到小于 1LSB 的稳态建立误差，应该选择满足  $\tau \leq 14.3\mu s / 11 = 1.3\mu s$  的

## 典型应用




图 12：LTC2436-1 等效模拟输入电路

驱动源阻抗。当采用频率为  $f_{EOSC}$  的外部振荡器时，采样周期为  $2/f_{EOSC}$ ，为得到小于 1LSB 的稳态建立误差，应满足  $\tau \leq 0.18/f_{EOSC}$ 。

### 输入电流

如果在输入端做了完善的设置，那么转换结果将不受动态输入电流的影响。输入信号采样过程的不完善设置可能导致增益和偏移误差，但是不会降低转换器的 INL 指标。图 12 表示流过  $IN^+$  和  $IN^-$  引脚的平均偏置电流的数学表达式，该电流是在经过一个相当长时间（大于 64 个内部时钟周期）的积分时发生采样电荷转移造成的。

用图 13 给出的测试电路可以分析这个动态输入电流的影响。 $C_{PAR}$  电容值等于 LTC2436-1 引脚电容（通常 5pF）与测试探头电容的和，测试结果如图 14 和 15 所示。小心操作可以得到更接近 5pF 的总输入电容值 ( $C_{IN} + C_{PAR}$ )，进而得到比图 14 和 15 所预测

$$i(IN^+)_{AVG} = \frac{V_{IN} + V_{INCM} - V_{REFCM}}{0.5 \cdot R_{EQ}}$$

$$i(IN^-)_{AVG} = \frac{-V_{IN} + V_{INCM} - V_{REFCM}}{0.5 \cdot R_{EQ}}$$

$$(REF^+)_{AVG} = \frac{1.5 \cdot V_{REF} - V_{INCM} + V_{REFCM}}{0.5 \cdot R_{EQ}} - \frac{V_{IN}^2}{V_{REF} \cdot R_{EQ}}$$

$$(REF^-)_{AVG} = \frac{-1.5 \cdot V_{REF} - V_{INCM} + V_{REFCM}}{0.5 \cdot R_{EQ}} + \frac{V_{IN}^2}{V_{REF} \cdot R_{EQ}}$$

where:  
 $V_{REF} = REF^+ - REF^-$   
 $V_{REFCM} = \left( \frac{REF^+ + REF^-}{2} \right)$   
 $V_{IN} = IN^+ - IN^-$   
 $V_{INCM} = \left( \frac{IN^+ + IN^-}{2} \right)$   
 $R_{EQ} = 3.97\text{M}\Omega$  INTERNAL OSCILLATOR 50Hz/60Hz Notch ( $F_0 = \text{LOW}$ )  
 $R_{EQ} = (0.555 \cdot 10^{12}) / f_{EOSC}$  EXTERNAL OSCILLATOR




图 13： $IN^+$  和  $IN^-$  端的 RC 网络




图 14： $IN^+$  或  $IN^-$  端 +FS 误差与  $R_{SOURCE}$  的关系曲线（小  $C_{IN}$ ）

## 典型应用




图 15：IN<sup>+</sup> 或 IN<sup>-</sup> 端 -FS 误差与 R<sub>SOURCE</sub> 的关系曲线 (小 C<sub>IN</sub>)




图 16：IN<sup>+</sup> 或 IN<sup>-</sup> 端 +FS 误差与 R<sub>SOURCE</sub> 的关系曲线 (大 C<sub>IN</sub>)




图 17：IN<sup>+</sup> 或 IN<sup>-</sup> 端 -FS 误差与 R<sub>SOURCE</sub> 的关系曲线 (大 C<sub>IN</sub>)

的更佳性能。为了简单说明，可以考虑两种不同的情况。

对于相对小的输入电容值 ( $C_{IN} < 0.01 \mu\text{F}$ )，采样电容上的电压几乎完全建立稳态，在信号源阻抗较大时，仅导致小的误差。这样的  $C_{IN}$  值将会使转换器的偏移和增益性能退化，而不能实现信号滤波的好处，建议用户避免这种情况。然而，当小的  $C_{IN}$  值作为多路输入、导线、连接器或传感器的寄生电容

而不可避免地存在时，LTC2436-1 可以采用相对较大的信号源电阻值来维持其精确度，如图 14 和 15 所示。这些测量结果可能和前面提出的一阶估算值略有不同，因为它还包括实际的二阶输入网络和输入放大器非线性稳定过程的影响。对于小的  $C_{IN}$  值，IN<sup>+</sup> 和 IN<sup>-</sup> 上的稳定几乎各自独立地出现，试图匹配两个引脚的源阻抗将毫无益处。

为了抗混选或实现普通输入信号滤波，在某些结构中可能需要较大的输入电容器值 ( $C_{IN} > 0.01 \mu\text{F}$ )。这样的电容器会使输入采样电荷分布均匀，外部源阻抗可以看作是拟恒定输入差分阻抗。当  $F_O =$  低平时 (内部振荡器和 50Hz/60Hz 陷波)，典型的差分输入阻抗为  $2\text{M}\Omega$ ，每  $60 \Omega$  驱动 IN<sup>+</sup> 或 IN<sup>-</sup> 的信号源电阻将产生大约 1LSB 的全幅增益误差。当  $F_O$  由一个频率为  $f_{EOSC}$  的外部振荡器驱动时 (外部转换时钟工作)，典型的差分输入阻抗为  $0.28 \cdot 10^{12}/f_{EOSC} \Omega$ ，每  $1 \Omega$  驱动 IN<sup>+</sup> 或 IN<sup>-</sup> 的信号源电阻将导致  $1.11 \cdot 10^{-7} \cdot f_{EOSC}$  LSB 的全幅增益误差。信号源电阻在这两个基准引脚上对增益误差影响是叠加的。对于大的  $C_{IN}$  值，+FS 和 -FS 误差作为 IN<sup>+</sup> 和 IN<sup>-</sup> 上信号源电阻之和的函数，其关系曲线在图 16 和 17 中给出。

## 应用信息

除了这个增益误差以外，一个偏移误差项也可能出现。这个偏移误差与驱动两个输入引脚  $IN^+$  和  $IN^-$  的两个源阻抗之间的不匹配程度成正例，也与输入共模电压和基准共模电压的差值成正比。虽然输入驱动电路的非零源阻抗以及转换器平均输入电流不会使 INL 性能退化，但输入信号共模分量对偏移误差的调制会造成间接失真。在使用大  $C_{IN}$  电容器值时，建议谨慎匹配  $IN^+$  和  $IN^-$  引脚的源阻抗。当  $F_O$  = 低电平时 (内部振荡器和 50Hz/60Hz 陷波)，源阻抗上每  $60\Omega$  的不匹配就会将一个全幅共模输入信号转换为 1LSB 的差模输入信号。当  $F_O$  由一个频率为  $f_{EOSC}$  的外部振荡器驱动时，源阻抗上每  $1\Omega$  的不匹配就会将一个全幅共模输入信号转换为  $1.11 \cdot 10^{-7} \cdot f_{EOSC} \text{LSB}$  的差模输入信号。图 18 给出了当使用大  $C_{IN}$  时，对于不同的  $IN^+$  和  $IN^-$  引脚之间源阻抗的差值，由输入共模电压引起的典型偏移误差曲线。




图 18：对于大  $C_{IN}$  值 ( $C_{IN} \geq 1\mu\text{F}$ )，偏移误差与共模电压 ( $V_{INCM} = IN^+ = IN^-$ ) 和输入源阻抗差值 ( $\Delta R_{IN} = R_{SOURCEIN^+} - R_{SOURCEIN^-}$ ) 关系曲线。

如果可能，最好以非常接近基准信号共模电压的输入信号共模电压工作，如同对称桥的比例测量。这种结构能消除由不匹配的源阻抗引起的偏移误差。

动态输入电流的幅值取决于非常稳定的内部采样电容器的尺寸和转换器采样时钟的准确度。在整个温度和电源电压范围内，内部时钟的精确度通常优于 0.5%。用一个外部时钟也能很容易地达到这样的指标。当相对稳定电阻 ( $50\text{ppm}/^\circ\text{C}$ ) 被用作  $IN^+$  和  $IN^-$  的外部源阻抗时，期望的动态电流漂移、偏移和增益误差并不显著 (在整个温度和电压范围内大约为他们各自值的 1%)。既使对于最严格的应用，一次校准也是足够的。

除输入采样电荷以外，输入 ESD 保护二极管具有随温度变化的漏电流。这个电流通常为  $1\text{nA}$  ( $\pm 10\text{nA}$  最大值)，会引起一个小的偏移量漂移。15k 的源阻抗将产生 0LSB 的典型和 1LSB 的最大偏移电压。

## 基准电流

通过类似的方式，LTC2436-1 对差分基准引脚  $REF^+$  和  $REF^-$  采样，从外部驱动电路流入或流出少量电荷从而产生一个动态基准电流。此电流不会改变转换器偏移量，但是它可能会使增益和 INL 性能退化。这个电流的影响可以在与上面相同的两种不同情况中分析。

对于相对小的外部基准电容值 ( $C_{REF} < 0.01\mu\text{F}$ )，采样电容上的电压几乎完全稳定，相对大的源阻抗值仅导致小的误差。这样的  $C_{REF}$  值将会使转换器偏移和增益性能退化，而不能实现对基准滤波的好处，建议用户避免这种情况。

应用信息

在某些结构中可能需要较大值的基准电容器 ( $C_{REF} > 0.01 \mu F$ ) 作为基准滤波器。这样的电容器会使基准采样电荷分布均匀, 外部源阻抗也可以看作是拟恒定的基准差分阻抗。当  $F_O =$  低电平 (内部振荡器和 50Hz/60 Hz 陷波频率), 典型的基准差分阻抗为  $1.4 M\Omega$ , 每  $40 \Omega$  驱动  $REF^+$  或  $REF^-$  的信号源电阻将产生大约 1LSB 的全幅增益误差。当  $F_O$  由一个频率为  $f_{EOSC}$  的外部振荡器驱动时 (外部转换时钟工作), 典型的差分基准阻抗为  $0.20 \cdot 10^{12}/f_{EOSC} \Omega$ , 每  $1 \Omega$  驱动  $REF^+$  或  $REF^-$  的信号源阻抗将导致  $1.54 \cdot 10^{-7} \cdot f_{EOSC}$  LSB 的全幅增益误差。信号源电阻在这两个基

准引脚上对增益误差影响是叠加的。对于不同的  $REF^+$  和  $REF^-$  引脚信号源电阻值和这些引脚上的外部电容  $C_{REF}$  的组合,  $+FS$  和  $-FS$  误差曲线如图 19、20、21 和 22 中所示。

除了这个增益误差以外, 基准源阻抗也会使转换器 INL 性能变差。当  $F_O =$  低电平 (内部振荡器和 50Hz/60Hz 陷波频率), 每  $1000 \Omega$  驱动  $REF^+$  或  $REF^-$  的源阻抗将转化为 1LSB 的额外 INL 误差。当  $F_O$  由一个频率为  $f_{EOSC}$  的外部振荡器驱动时, 每  $100 \Omega$  驱动  $REF^+$  或  $REF^-$  的源阻抗将转化为  $5.5 \cdot 10^{-7} \cdot f_{EOSC}$




图 19:  $REF^+$  或  $REF^-$  引脚上  $+FS$  误差与  $R_{SOURCE}$  的关系曲线 (小  $C_{IN}$ )




图 20:  $REF^+$  或  $REF^-$  引脚上  $-FS$  误差与  $R_{SOURCE}$  的关系曲线 (小  $C_{IN}$ )




图 21:  $REF^+$  或  $REF^-$  引脚上  $+FS$  误差与  $R_{SOURCE}$  的关系曲线 (大  $C_{REF}$ )




图 22:  $REF^+$  或  $REF^-$  引脚  $-FS$  误差与  $R_{SOURCE}$  的关系曲线 (大  $C_{REF}$ )

## 应用信息

LSB 的额外 INL 误差。图 23 给出了当使用大  $C_{REF}$  时，由驱动  $REF^+$  和  $REF^-$  引脚的源阻抗引起的典型 INL 误差曲线。信号源阻抗在这两个基准引脚上对 INL 误差的影响是叠加的。一般情况下， $REF^+$  和  $REF^-$  引脚源阻抗的匹配对增益和 INL 误差没有帮助。因此建议用户把驱动  $REF^+$  和  $REF^-$  引脚的源阻抗之和降到最小，而不必试图匹配它们。

动态基准电流的幅值取决于非常稳定的内部采样电容器尺寸和转换器采样时钟的精确度。在整个温度和电源电压范围内，内部时钟的精确度通常优于 0.5%。用外部时钟也能很容易达到这样的指标。当相对稳定电阻 (50ppm/°C) 被用作  $REF^+$  和  $REF^-$  的外部源阻抗时，期望的动态电流漂移、偏移和增益误差并不显著 (在整个温度和电压范围内大约为他们各自值的 1%)。即使对于最严格的应用，一次校准就足够了。




图 23：大  $C_{REF}$  值时 ( $C_{REF} \geq 1\mu F$ ) INL 与差分输入电压 ( $V_{IN} = IN^+ - IN^-$ ) 和基准信号源电阻 (在  $REF^+$  和  $REF^-$  的  $R_{SOURCE}$ ) 关系曲线

除基准采样电荷以外，基准引脚 ESD 保护二极管也具有随温度变化的漏电流。此电流，通常为 1nA ( $\pm 10nA$  最大值)，引起一个小的增益误差。100Ω 的源阻抗将产生 0.05μV 的典型和 0.5μV 的最大全幅误差。

## 数据输出速率

当采用内部振荡器时，LTC2436-1 每秒可以输出 6.8 个读数。实际数据输出速率取决于睡眠和数据输出阶段的长度，这由用户控制，可以做到相当短。当以外部转换时钟工作时 ( $F_O$  连到一个外部振荡器)，LTC2436-1 数据输出速率可以按期望增加。转换阶段持续时间为  $20510/f_{EOSC}$ 。如果  $f_{EOSC} = 139,800Hz$ ，转换器就会像使用内部振荡器时一样以同步 50Hz/60Hz 工作。LTC2436-1 的性能在这两种工作模式之间没有显著差异。

在超出正常 139,800Hz 以后， $f_{EOSC}$  频率的增加将转化为最大数据输出速率的成比例的增长。不过，这个优点实际上伴有三种潜在的影响，因此必须谨慎考虑。

第一， $f_{EOSC}$  的改变将导致内部陷波位置的成比例改变，并降低转换器对电源线频率的差模抑制比。在许多应用中，依靠 LTC2436-1 特殊的共模抑制性能以及小心的消除输入电路中共模到差模的转换信号源可以大幅削减随之产生的性能恶化。用户应该避免使用单端输入滤波器，还应该保持驱动  $IN^+$  和  $IN^-$  引脚的电路高度匹配和对称。

第二，时钟频率的增加将会使从输入和基准引脚转移的采样电荷的数量成比例的增加。如果使用大的外部输入和/或基准电容器 ( $C_{IN}$ ,  $C_{REF}$ )，前面部分已经给出了用来估算在任意  $f_{EOSC}$  值时源阻抗对转换器性能影响的公式。如果使用小的外部输入和/或

## 应用信息

基准电容器 ( $C_{IN}$ ,  $C_{REF}$ )，外部信号源电阻对 LTC2436-1 典型性能的影响可以从图 14、15、19 和 20 中推断出来，图中水平轴刻度为  $139,800/f_{EOSC}$ 。

第三，在外部振荡器频率超过 460800Hz 以后 (在数据输出速率上超过 3 倍的增长)，其频率的继续增加将开始降低内部自动校准电路的有效性。这将导

致转换器精确度和线性度的不断恶化。对于最大为每秒 100 个读数的数据输出速率，所测得的典型性能曲线如图 24、25、26、27、28 和 29 所示。为了在数据输出速率超过 20 个读数每秒时在转换器上获得最大可能精确度，建议用户把所用的电源电压最大化，并限定最大工作环境温度。在某些环境中，减




图 24：偏移误差与数据输出速率和温度的关系




图 25：+FS 误差与数据输出速率和温度的关系




图 26：-FS 误差与数据输出速率和温度的关系




图 27：分辨率 ( $\text{Noise}_{RMS} \leq 1\text{LSB}$ ) 与数据输出速率和温度的关系

## 应用信息




图 28：分辨率 ( $INL_{MAX} \leq 1LSB$ ) 与输出数据速率和温度的关系




图 29：偏移误差与数据输出速率和基准电压的关系

小差分基准电压可能会对此有益。

### 通过减小基准电压来增大输入分辨率

减小基准电压可以增大 LTC2436-1 的分辨率。对于那些不能以低基准电压工作的模数转换器，通常需要使用放大低电平信号的方法来增大其电压分辨率。LTC2436-1 可以采用低至 100mV 基准电压，对应  $\pm 50mV$  的输入范围，并具有全部 16 位分辨率。减小基准电压在功能上等效于放大输入信号，但不需要放大器。


当采用 5V 基准时，LTC2436-1 有  $76\mu V$  的 LSB，而输入引脚的热噪声为  $800nV_{RMS}$  与基准电压无关。因此，只要 LSB 电压明显大于  $800nV_{RMS}$ ，则减小基准电压就会增大输入分辨率。 $325mV$  的基准电压对应  $5\mu V$  LSB，这约等于  $800nV_{RMS}$  输入热噪声的峰对峰值。在这一点上，对于一个固定输入，输出码将稳定到  $\pm 1LSB$ 。随著基准电压的进一步减小，测量到的噪声将会接近  $800nV_{RMS}$ 。

图 30 给出了 LTC2436-1 利用分压降低基准电压的两种方法。这里需要绝对的精确度，可以使用像 SOT-23 封装中的 Vishay MPM 串联分压器这样的精确分压器。 $51:1$  的分压器从一个 5V 电压源给 LTC2436-1 提供  $98mV$  的基准电压。所得到的  $\pm 49mV$  的输入范围和  $1.5\mu V$  LSB 适于热电偶和  $10mV$  全幅张力的标准值测量。

如果高的初始精度并不是很关键，那么可以使用像松下 EXB 系列这样的标准 2% 精度电阻阵列。单封装的电阻阵列能提供比分散电阻更好的温度稳定性。可以按图示配置一个八电阻阵列，从一个 5V 电源给 LTC2436-1 提供  $294mV$  的基准电压。LTC2436-1 基准终端的完全差分特性允许从并联网路的四个中心电阻上获得基准电压，使温度变化产生的漂移降至最小。这对于中等精度的传感器（如微型硅质压力和强度传感器）来说是一个理想的基准值。这些器件通常有量级为 2% 的精度和  $50mV$  到  $200mV$  的输出幅度。

## 封装说明

GN 封装  
16 引脚塑料 SSOP (窄式 .150 英寸)  
(参考标准 LTC DWG # 05-08-1641)



## 典型应用




图 30：增大分辨率的电桥/温度测量

## 相关器件

型号	描述	备注
LT1019	精确带隙基准，2.5V，5V	3ppm/°C 漂移，0.05% 最大值
LTC1043	双精度仪表开关电容器构造模块	精确电荷平衡开关，低功耗
LTC1050	精确斩波器稳定工作放大器	无外部元件 5 $\mu\text{V}$ 偏移，1.6 $\mu\text{V}_{\text{p-p}}$ 噪声
LT1236A-5	精确的带隙基准，5V	0.05% 最大值，5ppm/°C 漂移
LT1461	低功耗精确 LDO 基准	高精度 0.04% 最大值，3ppm/°C 最大漂移
LTC2400	SO-8 封装的 24 位无延迟 $\Delta\Sigma$ ADC	0.3ppm 噪声，4ppm INL，10ppm 总不可调误差，200 $\mu\text{A}$
LTC2401/LTC2402	MSOP 封装的 1 通道/2 通道 24 位无延迟 $\Delta\Sigma$ ADC	0.6ppm 噪声，4ppm INL，10ppm 总不可调误差，200 $\mu\text{A}$
LTC2404/LTC2408	4 通道/8 通道 24 位无延迟 $\Delta\Sigma$ ADC	0.3ppm 噪声，4ppm INL，10ppm 总不可调误差，200 $\mu\text{A}$
LTC2410	24 位全差分无延迟 $\Delta\Sigma$ ADC	0.16ppm 噪声，2ppm INL，3ppm 总不可调误差，200 $\mu\text{A}$
LTC2411	MSOP 封装的 24 位无延迟 $\Delta\Sigma$ ADC	1.45 $\mu\text{V}_{\text{RMS}}$ 噪声，2ppm INL
LTC2411-1	24 位同步 50Hz/60Hz 抑制的 $\Delta\Sigma$ ADC	0.3ppm 噪声，2ppm INL，引脚与 LTC2411 兼容
LTC2412	双通道，24 位，引脚与 LTC2436-1 兼容	800nV 噪声，2ppm INL，3ppm TUE，200 $\mu\text{A}$
LTC2413	24 位无延迟 $\Delta\Sigma$ ADC	同步 50Hz/60Hz 抑制频率，800nV $_{\text{RMS}}$ 噪声
LTC2414/LEC2418	8 通道/16 通道 24 位无延迟 $\Delta\Sigma$ ADC	0.2ppm 噪声，2ppm INL，3ppm 总不可调误差，200 $\mu\text{A}$
LTC2415	具 15Hz 输出速率的 24 位无延迟 $\Delta\Sigma$ ADC	引脚与 LTC2410 兼容
LTC2420	SO-8 封装的 20 位无延迟 $\Delta\Sigma$ ADC	1.2ppm 噪声，8ppm INL，引脚与 LTC2400 兼容
LTC2424/LTC2428	4 通道/8 通道 20 位无延迟 $\Delta\Sigma$ ADC	1.2ppm 噪声，8ppm INL，引脚与 LTC2404/LTC2408 兼容
LTC2440	高速、低噪声 24 位 ADC	4kHz 输出速率，200nV 噪声，24.6 ENOB