

4通道、4 MSPS、16位/14位/12位 双路同步采样SAR ADC

数据手册

AD7386/AD7387/AD7388

产品特性

16位、14位或12位双路同步采样SAR ADC

单端模拟输入

4通道,带2:1多路复用器

通道时序控制器模式

高达4 MSPS的高吞吐速率

SNR (典型值)

87.5 dB (AD7386), V_{REF} = 3.3 V (外部)

84 dB (AD7387), V_{RFF} = 3.3 V (外部)

73.8 dB (AD7388)

93 dB, OSR = 8, V_{RFF} = 2.5 V (内部) (AD7386)

片内过采样功能

INL (典型值)

±1.5 LSB (AD7386)

±0.5 LSB (AD7387)

±0.2 LSB (AD7388)

分辨率增强功能

2.5 V内部基准电压源(10 ppm/°C)(最大值)

警报功能

温度范围: -40℃至+125℃

16 引脚、3 mm×3 mm LFCSP

应用

电机控制位置反馈

电机控制电流检测

声纳

电能质量

数据采集系统

掺铒光纤放大器(EDFA)应用

同相和正交解调

概述

AD7386/AD7387/AD7388分别为16位、14位和12位双路同步采样、高速、逐次逼近寄存器(SAR)、模数转换器(ADC),采用3.0 V至3.6 V电源供电,吞吐速率高达4 MSPS。模拟输入类型为单端,在CS的下降沿进行采样和转换。


AD7386/AD7387/AD7388具有片内时序控制器和集成片内过采样模块,可改善动态范围并在更低带宽下降低噪声。器件内置2.5 V缓冲基准电压源。或者,也可以使用最高3.3 V的外部基准电压源。转换过程和数据采集过程均采用标准控制输入,可与微处理器或数字信号处理器(DSP)轻松接口。使用独立逻辑电源时,AD7386兼容1.8V、2.5V和3.3 V接口。

AD7386/AD7387/AD7388采用16引脚LFCSP封装, 额定工作温度范围为-40℃至+125℃。

产品聚焦

- 1. 4通道、双路同步采样ADC。
- 2. 引脚兼容产品系列。
- 3. 4 MSPS高吞吐速率。
- 4. 节省空间的3 mm×3 mm LFCSP。
- 集成过采样模块可提高动态范围和SNR,并降低SCLK速度要求。
- 6. 单端模拟输入。
- 7. 小采样电容可降低放大器驱动负担。

功能框图



ev. A Document Feedb

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2019 Analog Devices, Inc. All rights reserved.
Technical Support www.analog.com/cn

数据手册

AD7386/AD7387/AD7388

目录

产品特性1
应用1
概述1
产品聚焦1
功能框图1
修订历史3
技术规格4
AD73864
AD73875
AD73886
所有器件7
时序规格9
绝对最大额定值11
热阻11
ESD警告11
引脚配置和功能描述12
典型性能参数13
术语16
工作原理17
电路信息17
转换器操作17
模拟输入结构17
ADC转换函数18
应用信息19
电源19

工作模式	20
通道选择	20
时序控制器	20
过采样	21
分辨率增强	25
警报	25
功耗模式	26
内部和外部基准电压源	26
软件复位	26
诊断自测	26
接口	27
读取转换结果	27
低延迟回读	28
读取器件寄存器	29
写入器件寄存器	29
寄存器	32
寻址寄存器	32
CONFIGURATION1寄存器	33
CONFIGURATION2寄存器	34
报警寄存器	35
ALERT_LOW_THRESHOLD寄存器	36
ALERT_HIGH_THRESHOLD寄存器	36
外形尺寸	37
订购指南	37

修订历史

20	110	午1	ΛE	3	タニ	Γ版O	至	(タ-iT	FIE Δ
Zι	פונ	平り かんしょうしん かんしょう かんしょう かんしょう かんしょう かんしょう かんしょう かんしゅう しゅうしゅう しゅうしゃ しゃ し	U F	1—	118 J.	עלת ו	Œ	窓り	hyн

增加AD7387和AD7388	通用
更改特性部分、概述部分和图1	1
更改表1	4
增加表2;重新排序	5
增加表3	6
增加表4	7
更改表5	8
更改图8至图10	13
更改图11标题和图12标题	13
更改图14标题和图15标题	14
更改图17、图18和图19	14
更改图20标题至图22标题	15
删除图25; 重新排序	15
更改图23和图24	15
增加图25; 重新排序	15

五北" + 五" 如八	16
更改"术语"部分	10
更改"电路信息"部分	17
更改"ADC转换函数"部分、表9以及图30	18
更改"电源"部分和表10	19
更改"正常平均过采样"部分和表11	21
增加表12	21
更改"滚动平均过采样"部分和表13	23
增加表14	23
增加"在时序控制器模式过采样"部分、图35和图36	24
更改"分辨率增强"部分	25
增加图39	26
更改"读取转换结果"部分、图41和表15	27
更改"分辨率增强模式"部分	28
更改"订购指南"	37

2019年8月—修订版0: 初始版

技术规格

AD7386

除非另有说明, V_{CC} = 3.0 V至3.6 V, V_{LOGIC} = 1.65 V至3.6 V,基准电压(V_{REF}) = 2.5 V(内部),采样频率(f_{SAMPLE}) = 4 MSPS, T_A = -40° C 至+125°C,过采样未使能。

表1.

参数	测试条件/注释	最小值	典型值	最大值	单位	
分辨率		16			位	
吞吐速率						
转换速率						
单通道对				4	MSPS	
相间通道	SEQ = 1			2	MSPS	
直流精度						
无失码		16			位	
差分非线性(DNL)		-1.0	±0.5	+1.0	LSB	
积分非线性(INL)		-3.5	±1.5	+3.5	LSB	
增益误差		-0.025	±0.006	+0.025	%FS	
增益误差温度漂移		-3	±1	+3	ppm/°	
增益误差匹配		-0.025	±0.006	+0.025	%FS	
失调误差		-0.6	±0.1	+0.6	mV	
失调误差温度漂移		-3	±1	+3	μV/°C	
失调误差匹配		-0.5	0.12	+0.5	mV	
交流精度	输入频率(f _{IN}) = 1 kHz					
动态范围	V _{REF} = 3.3 V (外部)		87.8		dB	
			86		dB	
过采样动态范围	正常平均, OSR = 4, RES = 1		91.5		dB	
信噪比(SNR)	V _{REF} = 3.3 V (外部)	85.5	87.5		dB	
		83.5	85.5		dB	
	滚动平均, OSR = 8, RES = 1		93		dB	
	$f_{IN} = 100 \text{ kHz}$		85.3		dB	
无杂散动态范围(SFDR)			-100		dB	
总谐波失真(THD)	V _{REF} = 3.3 V (外部)		-99		dB	
			-98		dB	
	$f_{IN} = 100 \text{ kHz}$		-96		dB	
信纳比(SINAD)	$V_{REF} = 3.3 \text{ V}$	85	87.4		dB	
		83	85.5		dB	
通道间隔离			-109.7		dB	
相间通道隔离			-93.5		dB	
电源	正常模式 (可操作)					
V _{cc} 电流(I _{vcc})			22	26	mA	
V _{LOGIC} 电流(I _{VLOGIC})	1 kHz正弦波形		3.15	3.5	mA	
功耗						
总功耗(P _{TOTAL})			83	107	mW	
V _{cc} 功率(P _{vcc})			73	94	mW	

AD7387

除非另有说明, $V_{CC} = 3.0 \text{ V}$ 至3.6 V, $V_{LOGIC} = 1.65 \text{ V}$ 至3.6 V, $V_{REF} = 2.5 \text{ V}$ (内部), $f_{SAMPLE} = 4 \text{ MSPS}$, $T_A = -40 ^{\circ} \text{C}$ 至 $+125 ^{\circ} \text{C}$,过采样未使能。

表2.

参数	测试条件/注释	最小值	典型值	最大值	单位
分辨率		14			位
吞吐速率					
转换速率					
单通道对				4	MSPS
相间通道	SEQ = 1			2	MSPS
直流精度					
无失码		14			位
DNL		-1.0	±0.4	+1.0	LSB
INL		-1.0	±0.5	+1.0	LSB
增益误差		-0.026	±0.003	+0.026	%FS
增益误差温度漂移		-5	±1	+5	ppm/°C
增益误差匹配		-0.026	±0.006	+0.026	%FS
失调误差		-3.5	±1	+3.5	LSB
失调误差温度漂移		-5	±1	+5	μV/°C
失调误差匹配	T _{MIN} 至T _{MAX}	-3.5	±1	+3.5	LSB
交流精度	$f_{IN} = 1 \text{ kHz}$				
动态范围	V _{REF} = 3.3 V (外部)		84		dB
			83.1		dB
过采样动态范围	正常平均, OSR = 4, RES = 1		88.7		dB
SNR	V _{RFF} = 3.3 V (外部)	83	84		dB
		81.5	83		dB
	滚动平均, OSR = 8, RES = 1		90.5		dB
	$f_{IN} = 100 \text{ kHz}$		82.7		dB
SFDR			-100		dB
THD	$V_{REF} = 3.3 \text{ V}$		-99		dB
			-98		dB
	$f_{IN} = 100 \text{ kHz}$		-96.1		dB
SINAD	$V_{REF} = 3.3 \text{ V}$	82.5	83.5		dB
		81	82.5		dB
通道间隔离			-111.5		dB
相间通道隔离			-93.2		dB
电源	正常模式 (可操作)				
l _{vcc}			22	26	mA
I_{VLOGIC}	1 kHz正弦波形		2.4	3	mA
功耗					
P _{TOTAL}			81	105	mW
P_{VCC}			73	94	mW

AD7388

除非另有说明, $V_{CC} = 3.0 \text{ V}$ 至3.6 V, $V_{LOGIC} = 1.65 \text{ V}$ 至3.6 V, $V_{REF} = 2.5 \text{ V}$ (内部), $f_{SAMPLE} = 4 \text{ MSPS}$, $T_A = -40 ^{\circ} \text{C}$ 至 $+125 ^{\circ} \text{C}$,过采样未使能。

表3.

参数	测试条件/注释	最小值	典型值	最大值	单位
分辨率		12			位
吞吐速率					
转换速率					
单通道对				4	MSPS
相间通道	SEQ = 1			2	MSPS
直流精度					
无失码		12			位
DNL		-0.5	±0.25	+0.5	LSB
INL		-0.5	±0.2	+0.5	LSB
增益误差		-0.04	±0.01	+0.04	% FS
增益误差温度漂移		-5	±1	+5	ppm/°C
增益误差匹配		-0.05	±0.01	+0.05	% FS
失调误差		-1.5	±0.75	+1.5	LSB
失调误差温度漂移		-5	±1	+5	μV/°C
失调误差匹配		-1.5	±0.75	+1.5	LSB
交流精度	$f_{IN} = 1 \text{ kHz}$				
动态范围	, and the second		74		dB
过采样动态范围	正常平均, OSR = 4, RES = 1		76.6		dB
SNR		73.5	73.8		dB
	滚动平均, OSR = 8, RES = 1		80.5		dB
	$f_{IN} = 100 \text{ kHz}$		73.7		dB
SFDR			-100		dB
THD	$V_{REF} = 3.3 \text{ V}$		-99		dB
			-98		dB
	$f_{IN} = 100 \text{ kHz}$		-96.1		dB
SINAD		73.5	73.8		dB
通道间隔离			-111.6		dB
相间通道隔离			-93.3		dB
电源	正常模式 (可操作)				
I _{vcc}			22	26	mA
I _{VLOGIC}	1 kHz正弦波形		2.2	2.7	mA
功耗					
P_{TOTAL}			80	104	mW
P_{VCC}			73	94	mW

所有器件

表4.

参数	测试条件/注释	最小值	典型值	最大值	单位
模拟输入					
电压输入范围		0		V_{REF}	V
直流漏电流			0.1	1	μΑ
输入电容	采样模式下		18		pF
	保持模式下		5		pF
采样动态性能					
输入带宽	-0.1 dB时		5.3		MHz
	-3 dB时		22		MHz
孔径延迟			2		ns
孔径延迟匹配			300	450	ps
孔径抖动			20		ps
基准输入和输出					
V _{ref} 输入	外部基准电压源				
电压范围		2.49		3.4	V
电流			0.47	0.51	mA
V _{ref} 输出电压	25°C时	2.498	2.5	2.502	V
	-40°C至+125°C	2.496	2.5	2.505	V
V _{ref} 温度系数			1	10	ppm/°C
V _{REF} 调整率					
线路			-38		ppm/V
负载			-106		ppm/mA
V _{ref} 噪声			7		μV rms
数字输入(SCLK、SDI、CS)					
逻辑电平					
输入电压					
低电平(V ₁₁)				$0.2 \times V_{LOGIC}$	V
高电平(V _{II})		$0.8 \times V_{LOGIC}$		Lodic	V
输入电流		20 die			
低电平()		-1		+1	μΑ
高电平(I _{II})		-1		+1	μA
数字输出 (SDOA、SDOB/ALERT)					
输出电压					
低电平(V _{OI})	灌电流(I _{SINK}) = 300 μA			0.4	V
高电平(V _{OH})	拉电流(I _{SOURCE}) = -300 μA	$V_{LOGIC} - 0.3$			V
浮空态		Logic			
漏电流				±1	μΑ
输出电容			10		pF

参数	测试条件/注释	最小值	典型值	最大值	单位
电源					
V_{cc}		3.0	3.3	3.6	V
	外部基准电压源 = 3.3 V	3.15	3.3	3.6	V
V_{LOGIC}		1.65		3.6	V
VCC			2.2	2	A
正常模式(静态)			2.2	3	mA
关断模式			100	200	μΑ
I _{VLOGIC}					
正常模式 (静态)			10	200	nA
关断模式			10	200	nA
功耗					
P_{VCC}					
正常模式 (静态)			7.3	10	mW
关断模式			330	720	μW
V _{LOGIC} 功率(P _{VLOGIC})					
正常模式 (静态)			33	720	nW
关断模式			33	720	nW

时序规格

除非另有说明, $V_{CC} = 3.0 \text{ V} \pm 3.6 \text{ V}$, $V_{LOGIC} = 1.65 \text{ V} \pm 3.6 \text{ V}$, $V_{REF} = 2.5 \text{ V}$ (内部), $T_A = -40 ^{\circ}\text{C} \pm 125 ^{\circ}\text{C}$ 。所有规格都包含10 pF 负载。

表5.

参数	最小值	典型值	最大值	单位	描述
t _{CYC}					转换间隔时间
	250			ns	4 MSPS
	500			ns	相间转换通道
t_{SCLKED}	0.8			ns	CS 下降沿到第一个SCLK下降沿
t_{SCLK}	12.5			ns	SCLK周期
t _{SCLKH}	5			ns	SCLK高电平时间
t _{SCLKL}	5			ns	SCLK低电平时间
t_{CSH}	10			ns	CS 脉冲宽度
t _{QUIET}	10			ns	转换之前的接口静默时间
t _{SDOEN}					CS SDOA和SDOB的低电平/ALERT已使能
3502.11			6	ns	$V_{LOGIC} \ge 2.25 \text{ V}$
			8	ns	$1.65 \text{ V} \le \text{V}_{\text{LOGIC}} < 2.3 \text{ V}$
t_{SDOH}	2			ns	SCLK上升沿至SDOA和SDOB/ALERT保持时间
t_{SDOS}					SCLK上升沿至SDOA和SDOB/ALERT建立时间
			6	ns	$V_{LOGIC} \ge 2.25 \text{ V}$
			8	ns	$1.65 \text{ V} \le \text{V}_{\text{LOGIC}} < 2.3 \text{ V}$
t_{SDOT}			8	ns	CS 上升沿至SDOA和SDOB/ALERT高阻抗
t_{SDIS}	1			ns	SCLK下降沿之前的SDI建立时间
t_{SDIH}	1			ns	SCLK下降沿之后的SDI保持时间
t_{SCLKCS}	0			ns	SCLK上升沿到CS上升沿
$t_{CONVERT}$			190	ns	转换时间
t_{RESET}					软件复位后开始转换的有效时间(见图39)
		250		ns	软复位后开始转换的有效时间
		800		ns	硬复位后开始转换的有效时间
t _{ACQUIRE}	110			ns	采集时间
$t_{POWERUP}$					电源激活至转换
			5	ms	允许第一次转换
			11	ms	建立到1%范围内,使用内部基准电压源
			5	ms	建立到1%范围内,使用外部基准电压源
t _{regwrite}			5	ms	电源激活到允许寄存器读写访问
t _{startup}					退出关断模式进行转换(见图40)
			11	ms	建立到1%范围内,使用内部基准电压源
			10	μs	建立到1%范围内,使用外部基准电压源
t _{CONVERTO}	4	7	10	ns	正常平均模式下的首个样本的转换开始时间,图6中未显示
$t_{CONVERTx}$					正常平均模式下第x个样本的转换时间
	t _{co}	NVERTO + (320 ×	(x - 1)	ns	AD7386, 在3 MSPS时
		NVERTO + (250 ×		ns	AD7387和AD7388,在4 MSPS时
t _{ALERTS}			200	ns	从CS到ALERT指示的时间(见图38)
t _{ALERTC}			12	ns	从CS到ALERT清除的时间(见图38)
t _{ALERTS_NOS}			12	ns	从超过阈值的内部转换到ALERT指示的时间(见图38)

时序图






图2. 串行接口时序图





 $^{1}t_{\texttt{CONVERTx}}\, \texttt{STANDS}\, \, \texttt{FOR}\, t_{\texttt{CONVERT2}},\, t_{\texttt{CONVERT3}},\, \texttt{OR}\, t_{\texttt{CONVERT4}}.$

图6. 正常平均过采样模式期间的转换时序

绝对最大额定值

表6.

参数	额定值
V _{cc} 至GND	-0.3 V至+4 V
V _{LOGIC} 至GND	-0.3 V至+4 V
模拟输入电压至GND	-0.3 V至V _{REF} + 0.3 V,
	V _{CC} + 0.3 V或4 V
数字输入电压至GND	-0.3 V至V _{LOGIC} + 0.3 V,或4 V
数字输出电压至GND	-0.3 V至V _{LOGIC} + 0.3 V,或4 V
REFIO输入至GND	-0.3 V至V _{cc} + 0.3 V或4 V
输入电流至除电源引脚外的	±10 mA
任何引脚	
温度	
工作范围	-40℃至+125℃
存储范围	-65℃至+150℃
结温	150°C
无铅回流焊温度	260°C
静电放电(ESD)	
额定值	
人体模型(HBM)	4 kV
场感应元件充电模式	1.25 kV
(FICDM)	

注意,等于或超出上述绝对最大额定值可能会导致产品永久 性损坏。这只是额定最值,不表示在这些条件下或者在任何 其它超出本技术规范操作章节中所示规格的条件下,器件能 够正常工作。长期在超出最大额定值条件下工作会影响产品 的可靠性。

热阻

热性能与印刷电路板(PCB)设计和工作环境直接相关。必须 慎重对待PCB散热设计。

 θ_{JA} 是自然对流下的结至环境热阻,在 1 立方英尺的密封外罩中测量。 θ_{JC} 是结至外壳热阻。

表7. 热阳

封装类型	θ_{JA}	θ_{JC}	单位
CP-16-45 ¹	55.4	12.7	°C/W

¹ 测试条件1: 热阻仿真值基于JEDEC 2S2P带4个热通孔的热测试板。参见 JEDEC JESDS1。

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路,但在遇到高能量ESD时,器件可能会损坏。因此,应当采取适当的ESD防范措施,以避免器件性能下降或功能丧失。

引脚配置和功能描述

NOTES

 EXPOSED PAD. FOR CORRECT OPERATION OF THE DEVICE, THE EXPOSED PAD MUST BE CONNECTED TO GND.

图7. 引脚配置

表8. 引脚功能描述

引脚编号	引脚名称	描述
1, 10	GND	接地基准点。这些引脚是器件上所有电路的接地基准点。
2	V_{LOGIC}	逻辑接口电源电压, 1.65 V至3.6 V。使用1μF电容将此引脚去耦至GND。
3	REGCAP	内部稳压器电压输出的去耦电容引脚。使用1 μF电容将此引脚去耦至GND。此引脚的电压典型值为1.9 V。
4	V_{cc}	电源输入电压, 3.0 V至3.6 V。使用1μF电容将此引脚去耦至GND。
5, 6	$A_{IN}B1$, $A_{IN}B0$	ADC B的模拟输入。
7, 8	$A_{IN}A1, A_{IN}A0$	ADC A的模拟输入。
9	REFCAP	带隙基准电压源的去耦电容引脚。使用0.1 μF电容将此引脚去耦至GND。此引脚的电压典型值为2.5 V。如果
		器件配置用于外部基准电压源操作,则无需0.1 μF电容。
11	REFIO	基准电压输入/输出。如果相应地配置器件,2.5 V片内基准电压源可作为此引脚的输出供外部使用。或者,
		可以将2.5 V至3.3 V的外部基准电压输入到此引脚。选择基准电压源时,CONFIGURATION1寄存器中的REFSEL
		位必须正确置位。无论使用内部还是外部基准电压,都需要对此引脚去耦。此引脚与GND之间须连接一个
		1 uF电容。
12	CS	片选输入引脚。低电平有效,逻辑输入。此输入提供两个功能: 启动转换和使能串行数据帧传输。
13	SDOA	串行数据输出A。此引脚用作串行数据输出引脚以访问ADC A或ADC B的转换结果或任何片内寄存器的数据。
14	SDOB/ALERT	串行数据输出B(SDOB)。此引脚用作串行数据输出引脚以访问ADC B的转换结果。
		警报指示输出(ALERT)。此引脚用作警报引脚,变为低电平时表示转换结果已超出配置的阈值。
15	SDI	串行数据输入。该输入提供写入片内控制寄存器的数据。
16	SCLK	串行时钟输入。用于与ADC进行数据传输。
不适用	EPAD	裸露焊盘。为了正确使用器件,裸露焊盘必须连接到GND。

-180

典型性能参数

除非另有说明, $V_{REF}=2.5~V$ (内部), $V_{CC}=3.6~V$, $V_{LOGIC}=3.3~V$, $f_{SAMPLE}=4~MSPS$, $f_{IN}=1~kHz$, $T_{A}=25^{\circ}C_{\circ}$






图8. AD7386快速傅立叶变换(FFT), V_{REF} = 2.5 V (内部)



FREQUENCY (kHz) 图9. AD7386 FFT, $V_{REF} = 3.3 \text{ V}$ (外部)






图11. AD7386 积分非线性(INL)误差




图12. AD7386差分非线性(DNL)误差




图13. 动态电流与吞吐速率的关系

1000




图14. AD7386失调误差与温度的关系





图15. AD7386增益误差与温度的关系






图17. 动态电源电流与温度的关系




图18. SNR 与温度的关系




图19. THD与温度的关系




图20. AD7386 SINAD 与温度的关系







图21. AD7386 SNR (正常过采样模式下)



95 AD7386 AD7387 90 85 87 70 65 60 0 40 80 120 160 200 INPUT FREQUENCY (kHz)

图23. SNR与输入频率的关系





术语

差分非线性(DNL)

在一个理想ADC中,码跃迁相距1 LSB。DNL是指实际值与此理想值的最大偏差。经常用保证无失码的分辨率来描述这一规格。

积分非线性(INL)

INL是指每个码与一条从负满量程画到正满量程的直线的偏差。用作负满量程的该点出现在第一个码跃迁之前的½ LSB 处。正满量程定义为超出最后一个码跃迁1½ LSB的一个电平。从各码的中点到该直线的距离即为偏差。

增益误差

当模拟电压高于标称负满量程½ LSB时,产生第一个码跃迁 (从000...000跃迁至000...001)。当模拟电压低于标称满量程½ LSB时,发生最后一个码跃迁 (从111...110跃迁到111...111)。增益误差指最后一个跃迁的实际电平与第一个跃迁的实际电平之差与二者的理想电平之差的偏差。

增益误差温度漂移

温度变化1℃所引起的增益误差变化,

增益误差匹配

增益误差匹配是指输入通道之间的负满量程误差的差异和输入通道之间的正满量程误差的差异。

失调误差

第一个码跃迁应对应于一个比模拟地高½ LSB的电平。失调误差是指实际跃迁与该点的偏差。

失调误差温度漂移

温度变化1℃所引起的零电平误差变化。

信噪比(SNR)

SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐波和直流以外所有其它频谱成分的均方根和之比,用分贝(dB)表示。

无杂散动态范围(SFDR)

SFDR指输入信号与峰值杂散信号的均方根幅值之差,用分贝(dB)表示。

总谐波失真(THD)

THD指前五个谐波成分的均方根和与满量程输入信号的均方根值之比,用分贝(dB)表示。

信纳比(SINAD)

SINAD指实际输入信号的均方根值与奈奎斯特频率以下包括 谐波但直流除外的所有其它频谱成分的均方根和之比, SINAD值用分贝(dB)表示。

相间通道隔离

在时序控制器模式下,相间通道隔离衡量通道之间的串扰水平。它是通过在ADC的一个模拟输入通道中应用特定频率的满量程信号来进行测量,并确定当应用不同频率的满量程信号时,该信号在相间ADC通道中产生多少衰减。下图是ADC A和ADC B的典型分贝值。

电源电压抑制比(PSRR)

电源变化会影响转换器的满量程转换,但不会影响其线性度。电源抑制是由于电源电压偏离标称值所引起的最大满量程转换点变化。电源电压抑制比(PSRR)是满量程频率f下ADC输出功率与频率fs下施加于ADC V_{CC}电源的100 mV峰峰值正弦波功率的比值。

PSRR (dB) = 10log(Pf/Pfs)

其中:

Pf是在频率f下ADC的输出功率。 Pfs是在频率fs下耦合到 V_{cc} 电源的功率。

孔径延迟

孔径延迟用于衡量采集性能,指从CS输入的下降沿到输入信号被保持以用于转换的时间。

孔径抖动

孔径抖动指孔径延迟的变化。

工作原理

电路信息

AD7386/AD7387/AD7388是高速、4通道、双路、同步采样、 单端,16位/14位/12位SAR型ADC。该器件采用3.3 V电源供 电,吞吐速率最高可达4 MSPS。

AD7386/AD7387/AD7388包含两个SAR ADC、一个多路复用器、一个时序控制器和一个串行接口,具有两个独立数据输出引脚。该器件采用16引脚LFCSP封装,与其他解决方案相比,非常节省空间。

器件中的数据通过串行接口进行访问。该接口可以配合两路或一路串行输出进行操作。AD7386/AD7387/AD7388内置一个2.5 V片内基准电压源V_{REF}。如果希望使用外部基准电压源,可以禁用内部基准电压源并提供2.5 V至3.3 V范围内的基准电压值。如果内部基准电压源用在系统的其他地方,则必须缓冲基准电压输出。AD7386/AD7387/AD7388的模拟输入范围是0 V至V_{REF}。

AD7386/AD7387/AD7388片内集成过采样模块以提高性能。 有正常平均和滚动平均两种过采样模式可以使用。可以使用 关断选项以在两次转换之间省电。器件配置通过标准串行接 口实现。详情参见"接口"部分。

转换器操作

AD7386/AD7387/AD7388有两个SAR型ADC,各ADC均基于两个容性DAC。图26和图27分别为这些ADC的采样阶段和转换阶段原理图。ADC由控制逻辑、一个SAR和两个容性DAC组成。在信号采样阶段,如图26所示,SW2闭合,SW1置于A上,比较器保持在平衡状态,采样电容阵列采集输入端的信号。




图26. ADC采集阶段

当ADC启动转换(见图27)时,SW2断开,而SW1移至位置 B,使比较器变得不平衡。控制逻辑和电荷再分配DAC可以 加上和减去电容DAC中的固定电荷数量,使得比较器恢复到 平衡状态。当比较器重新平衡后,转换就已经完成。控制逻辑产生ADC的输出代码。




图27. ADC转换阶段

模拟输入结构

AD7386/AD7387/AD7388模拟输入结构的等效电路如图28所示。图中2个二极管为模拟输入提供ESD保护。切记,模拟输入信号决不能超过供电轨300 mV以上。超过限值会造成这些二极管正偏,并开始向衬底内传导电流。这些二极管可以导通但不会导致器件彻底损坏的最大电流为10mA。

图28中,电容C1的典型值为3 pF,可基本上被归属为引脚电容。R1电阻是由开关导通电阻构成的集总元件。这些电阻的典型值约为200 Ω。电容C2是ADC的采样电容,典型值为15 pF。




图28. 等效模拟输入电路, 转换阶段=开关断开, 跟踪阶段=开关闭合

ADC转换函数

AD7386/AD7387/AD7388可使用2.5 V至3.3 V基准电压源。 AD7386/AD7387/AD7388将模拟输入(A_{IN}A0和A_{IN}A1、A_{IN}B0 和A_{IN}B1)的电压转换为数字输出。

转换结果为MSB优先,直接二进制格式。LSB大小为(V_{REF})/2^N,其中N是ADC分辨率。ADC分辨率取决于所选器件的分辨率以及是否使能分辨率增强模式。表9列出了不同分辨率和基准电压选项对应的LSB大小(用mV表示)。

AD7386/AD7387/AD7388的理想传递特性如图29所示。




图29. ADC理想转换函数

表9.LSB大小

分辨率	2.5 V基准电压源(μV)	3.3 V基准电压源(μV)
12位	610.3	805.7
14位	152.6	201.4
16位	38.1	50.4
18位	9.55	12.6




图30. 典型的应用电路(见"电源"部分,了解关于V+和V-的更多信息)

应用信息

图30给出了AD7386/AD7387/AD7388的完整信号链连接图示例。使用合适的去耦电容,将V_{CC}、V_{LOGIC}、REGCAP和REFIO引脚去耦,如图30所示。

裸露焊盘是器件上电路的接地基准点,必须连接到电路板接地。

模拟输入上应放置一个抗混叠RC滤波器,以确保实现所需性能。对于典型的应用,建议的电阻为 $R = 33 \Omega$, C = 330 pF。

AD7386/AD7387/AD7388的性能可能受到数字接口噪声的影响。这种影响取决于电路板布局和设计。数字线路与数字接口应保持最小距离,或者串联一个100 Ω电阻并靠近SDOA引脚和 SDOB/ ALERT 引脚放置,以降低 AD7386/AD7387/AD7388数字接口耦合的噪声。

AD7386/AD7387/AD7388的每个单端模拟输入都接受从0 V ΣV_{REF} 的电压,可由放大器驱动,实现出色的性能。表10显示适用于整个信号链解决方案的推荐组件,该解决方案最适合AD7386/AD7387/AD7388的应用。

AD7386/AD7387/AD7388具备2.5 V内部基准电压,可以使用 2.5 V至3.3 V的超低噪声、高精度基准电压(例如ADR4525或 ADR4533) 作为外部电压源。

电源

图30所示的典型应用电路可由为整个信号链供电的单个5 V (V+)电压源供电。5 V电源可以来自一个低噪声、互补金属氧化物半导体(CMOS)低压差(LDO)稳压器 (例如, ADP7105)。驱动器放大器电源由+5 V (V+)和-2.5 V (V-)提供,这些电压来自逆变器 (例如, ADM660)。之后,逆变器将+5 V转变为-5 V,并将此电压提供给ADP7182低噪声电压稳压器,以输出-2.5 V。

AD7386/AD7387/AD7388的两个独立电源 $V_{\rm cc}$ 和 $V_{\rm Logic}$ 分别提供模拟电路和数字接口,可由低静态电流LDO稳压器供电,例如ADP166。ADP166是一个合适的电源,在典型 $V_{\rm cc}$ 和 $V_{\rm Logic}$ 电平下固定输出电压的范围为1.2 V至3.3 V。 $V_{\rm cc}$ 电源和 $V_{\rm Logic}$ 电源均应通过1 μ F电容分别去耦。此外还有一个内部LDO稳压器,用于为AD7386/AD7387/AD7388供电。片内稳压器提供1.9 V电源,仅供器件内部使用。使用1 μ F电容将REGCAP引脚去耦至GND。

上申

AD7386/AD7387/AD7388对上电顺序十分鲁棒。 V_{cc} 和 V_{LOGIC} 可以任何顺序上电。外部基准电压源须在 V_{cc} 和 V_{LOGIC} 上电之后施加。模拟和数字信号必须在应用外部基准电压源之后应用。

从施加 $V_{\rm CC}$ 和 $V_{\rm LOGIC}$ 到ADC转换结果达到稳定,AD7386/AD7387/AD7388需要 $t_{\rm POWERUP}$ 时间。在建立时间经过之前施加 $\overline{\rm CS}$ 脉冲或与AD7386/AD7387/AD7388交互,不会对ADC操作产生负面影响。

表10. 信号链分量

配套器件	器件名称	描述	典型应用
ADC驱动器	ADA4896-2	1 nV/√Hz, 轨到轨输出放大器	精密、低噪声、高频
	ADA4807-2	1 mA, 轨到轨输出放大器	精密、低功耗、高频
外部基准电压源	ADR4525	超低噪声、高精度2.5 V基准电压源	2.5 V基准电压源
	ADR4533	超低噪声、高精度3.3 V基准电压源	3.3 V基准电压源
LDO	ADP166	150 mA超低静态LDO稳压器	3.0 V至3.6 V电源,适用于V _{CC} 和V _{LOGIC}
	ADP7104	低噪声、CMOS LDO稳压器	5 V电源,适用于驱动器放大器
	ADP7182	低噪声线性稳压器	-2.5 V电源,适用于驱动器放大器

工作模式

AD7386/AD7387/AD7388有多个片内配置寄存器,用于控制器件的工作模式。

通道选择

用于转换的ADC通道对($A_{\rm IN}$ A0/ $A_{\rm IN}$ B0和 $A_{\rm IN}$ A1/ $A_{\rm IN}$ B1)通过设置CONFIGURATION1寄存器中的CH位选定。如果CH位设置为0, $A_{\rm IN}$ A0和 $A_{\rm IN}$ B0通道同时转换。或者,如果CH位设置为1, $A_{\rm IN}$ A1和 $A_{\rm IN}$ B1通道被选择用于同时转换。

如果要转换的通道改变,则ADC需要额外的建立时间。在 A_{IN} x0和 A_{IN} x1通道之间变更时,最大吞吐速率为2 MSPS。

时序控制器

AD7386/AD7387/AD7388可配置用于使用片内时序控制器,自动在 $A_{\rm IN}$ x1通道之间循环。

时序控制器通过CONFIGURATION1寄存器中的SEQ位控制。如果SEQ位设置为0,时序控制器被禁用。如果SEQ设置为1,时序控制器使能。CH位在时序控制器模式下不查询。时序控制器始终在 $A_{\rm IN}$ x0通道启动,然后移动至 $A_{\rm IN}$ x1通道。转换 $A_{\rm IN}$ x1通道之后,时序控制器返回到 $A_{\rm IN}$ x0通道,时序重启。

如果要转换的通道改变,则ADC需要额外的建立时间。在 A_{IN} x0和 A_{IN} x1通道之间变更时,最大吞吐速率为2 MSPS。




图31. 手动通道选择设置




图32. 通道时序控制器设置

过采样

过采样是模拟电子器件提高ADC结果精度的常用方法。捕获模拟输入的多个样本并取平均值,可降低量化噪声的噪声分量和ADC的热噪声(kTC)。AD7386/AD7387/AD7388提供片内过采样功能,具有两种用户可配置的过采样模式,即正常平均和滚动平均。

过采样功能通过对CONFIGURATION1寄存器中的OS_MODE 位和OSR位编程来进行配置。

正常平均过采样

正常平均过采样模式可用于允许较慢输出数据速率和需要较高SNR或动态范围的应用中。正常平均过采样过程包括采集多个样本,将它们加在一起,然后将结果除以样本数。此结果随后从器件输出。该过程完成之后,样本数据即被清除。

要配置正常平均过采样模式,须将OS_MODE位设置为逻辑0,并且OSR位中的值须为有效的非零值。写入OSR位有两个周期的延迟时间,然后寄存器才会更新。数字滤波器的过采样率由过采样位OSR控制。

表11表12提供了用来选择不同过采样倍率的过采样位解码。 AD7386的输出结果按照16位分辨率抽取,AD7387按14位分 辨率抽取,AD7388则按12位分辨率抽取。如果需要额外的分 辨率,则配置CONFIGURATION1寄存器中的RES位。有关详 细信息,请参阅"分辨率增强"部分。

采集OSR位所定义的样本数n,将其相加,结果除以n。初始 ADC转换由CS下降沿启动,AD7386/AD7387/AD7388内部控制过采样序列中的所有后续采样。在正常平均过采样模式下,其他n个样本的采样速率为器件的最大采样速率,AD7386为3 MSPS,AD7387和AD7388为4 MSPS。数据可在下一次串行接口访问时回读。应用该技术后,计算中使用的样本数据即被丢弃。每次应用需要新的转换结果时都会重复此过程,此过程由CS的下一个下降沿启动。

由于输出数据速率会降低(降低倍数为过采样率),传输数据所需的串行外设接口(SPI) SCLK频率也会相应地降低。

表11. AD7386的正常平均过采样概述

			SNR (dB, 典型值)									
		V	_{REF} = 2.5 V		V _{REF} = 3.3 V							
过采样率	吞吐速率(kSPS,最大值)	RES = 0	RES = 1	RES = 0	RES = 1							
禁用	4000	85	85	87	87							
2	1500	88	88.7	90	90.6							
4	750	90.7	91.7	92.3	93.5							
8	375	93	94.6	94	96.3							
16	187.5	94.4	97	95	98.2							
32	93.75	94.7	98.5	96	99.1							

表12. AD7387和AD7388的正常平均过采样概述

		AD7387		AD7388							
	SNR(dB,典型(直), V _{REF} = 2.5 V	吞吐速率	SNR (dB, 典型	<u>!</u> 值),VREF = 2.5V	吞吐速率					
过采样率	RES = 0	RES =1	(kSPS, 最大值)	RES = 0	RES = 1	(kSPS,最大值)					
禁用	83	83	4000	73.6	73.6	4000					
2	83.5	86	2000	73.25	76.5	2000					
4	84.4	88.8	1000	73.4	79.5	1000					
8	85.1	91.1	500	73.5	81.3	500					
16	85.5	93.1	250	73.7	83.0	250					
32	85.7	94.1	125	73.8	84.2	125					




图33. 正常平均过采样操作

滚动平均过采样

滚动平均过采样模式可用于需要较高输出数据速率和希望有较高SNR或动态范围的应用中。滚动平均过采样过程包括采集多个样本,将样本加在一起,然后将结果除以样本数。此结果随后从器件输出。该过程完成之后,样本数据不会被清除。滚动过采样模式在平均计算中使用先进先出(FIFO)缓冲器中的最新样本,ADC吞吐速率和输出数据速率可以保持不变。要配置滚动平均过采样模式,须将OS_MODE位设置为逻辑1,并且OSR位中的值须为有效的非零值。数字滤波器的过采样速率通过使用OSR位控制。表13表14提供了用来选择不同过采样倍率的过采样位解码。AD7386的输出结果按照16位分辨率抽取,AD7387按14位分辨率抽取,AD7388则按12位分辨率抽取。如果需要更高分辨率,可以通过配置CONFIGURATION1寄存器中的RES位来实现。有关详细信息,请参阅"分辨率增强"部分。

在滚动平均过采样模式下,所有ADC转换均由CS下降沿控制和启动。转换完成后,结果即被加载到FIFO中。无论设置何种过采样率,FIFO长度都是8。FIFO在上电复位(POR)后的第一次转换时填充,在软件控制硬复位或软复位后的第一次转换时填充,或在REFSEL位切换后的第一次转换时填充。无论OSR位和OS_MODE位的状态如何,每次ADC转换完成时,新的转换结果都会移入FIFO。这样,从无过采样到滚动平均过采样,或不同滚动平均过采样率之间可以无缝转变,而无需等待FIFO填充。

从FIFO中获取OSR位所定义的样本数n,将其相加,结果除以n。CS下降沿之间的时间为周期时间,这可以由用户根据所需的数据输出速率来控制。

表13. AD7386的滚动平均过采样概述

		SNR(dB,典型值)											
		V,	_{REF} = 2.5 V		V _{REF} = 3.3 V								
过采样率	吞吐速率(kSPS,最大值)	RES = 0	RES = 1	RES = 0	RES = 1								
禁用	4000	85.7	85.7	87	87								
2	4000	87.5	87.9	89.1	89.4								
4	4000	90	90.8	91.5	92.2								
8	4000	92.3	93.6	93.5	94.6								

表14. AD7387和AD7388的滚动平均过采样概述

		AD	7387	AD7388				
		SNR (dB	, 典型值)	SNR (d	B,典型值)			
过采样率	吞吐速率(kSPS,最大值)	RES = 0	RES = 1	RES = 0	RES = 1			
禁用	4000	83	83	73.6	73.6			
2	4000	83.3	85.5	73.1	76.3			
4	4000	84.2	88.4	73.3	79.5			
8	4000	85	90.7	73.5	81.6			




图34. 滚动平均过采样模式配置

时序控制器模式下的过采样

在时序控制器模式下,对A_{IN}x0和A_{IN}x1通道的过采样可以在 AD7386/AD7387/AD7388中实施。寄存器在过采样模式下更 新并开始转换之前有2个周期的延迟,AD7386/AD7387/ AD7388自动在A_{IN}x0和A_{IN}x1之间循环。图35和图36分别显示 在时序控制器模式下,正常平均过采样和滚动平均过采样的 时序图。

要在时序控制器模式下执行过采样,写入非零值来使能CONFIGURATION1寄存器中的OSR位,以选择要平均的样本数量。此外,在OS_MODE位选择过采样模式(正常过采样或滚动平均),同时将CONFIGURATION1寄存器的SEQ位设置为1。




图35. 时序控制器模式下的正常平均过采样




图36. 时序控制器模式下的滚动平均过采样

分辨率增强

AD7386的默认转换结果输出数据大小为16位,AD7387为14位,AD7388为12位。当片内过采样功能使能时,ADC的性能可以超过AD7386的16位水平,AD7387的14位水平,以及AD7388的12位水平。为了适应性能提升,可以使能额外的两位分辨率。如果CONFIGURATION1寄存器中的RES位设置为逻辑1,并且AD7386/AD7387/AD7388处于有效过采样模式,则AD7386的转换结果大小为18位,AD7387为16位,AD7388为14位。在这个模式下,传播AD7386的数据需要18个SCLK周期,AD7387需要16个SCLK周期,AD7388则需要14个SCLK周期。

警报

警报功能是一个超范围指示器,可用作转换结果越界的早期指示信号。当转换结果寄存器值超过ALERT_HIGH_THRESHOLD 寄存器中的警报上限值或低于ALERT_LOW_THRESHOLD中的警报下限值时,就会触发警报事件。ALERT_HIGH_THRESHOLD寄存器和ALERT_LOW_THRESHOLD寄存器为所有ADC所共用。


详细警报信息可通过警报寄存器读取。寄存器包含每ADC两个状态位,一个对应上限,另一个对应下限。所有ADC的警报信号的逻辑"或"运算产生一个公用警报值。该值可配置为驱动 SDOB/ ALERT 引脚的 ALERT 功能。通过配置CONFIGURATION1寄存器和CONFIGURATION2寄存器中的以下位,可将SDOB/ALERT引脚配置为ALERT:

- · 将SDO位设置为1。
- 将ALERT_EN位设置为1。

此外,将ALERT_HIGH_THRESHOLD寄存器和ALERT_LOW_ THRESHOLD寄存器设置为有效值。

警报指示功能在过采样(包括滚动平均和正常平均)及非过 采样模式下均可用。

在转换结束时,SDOB/ALERT引脚的ALERT功能会更新。警报寄存器中的警报状态指示位也会更新,必须在下一转换结束之前读取。SDOB/ALERT引脚的ALERT功能通过CS下降沿清除。发出软件复位命令也会清除警报寄存器中的警报状态。



功耗模式

AD7386/AD7387/AD7388有两种功耗模式:正常模式和关断模式。这些工作模式提供灵活的电源管理选项,允许针对不同的应用要求优化功耗与吞吐速率之比。

设置CONFIGURATION1寄存器中的PMODE位即可配置 AD7386/AD7387/AD7388的功耗模式。PMODE设置为逻辑0 时使能正常模式,设置为逻辑1时使能关断模式。

正常模式

AD7386/AD7387/AD7388保持正常模式可实现最快吞吐速率。AD7386中的所有模块始终以全功率运行,需要时可通过CS下降沿启动ADC转换。当AD7386/AD7387/AD7388未进行转换时,器件处于静态模式,功耗自动降低。执行转换需要额外的电流。因此,AD7386/AD7387/AD7388的功耗随吞吐速率而变化。

关断模式

当要求较低吞吐速率和功耗时,可以使用关断模式;方法是在两次转换之间关断ADC,或者以高吞吐速率执行一系列转换,然后在这些突发转换之间关断ADC并持续一段相对较长的时间,具体取决于用户的应用。当AD7386/AD7387/AD7388处于关断模式时,所有模拟电路都会关断,包括内部基准电压源(如已使能)。在关断模式下,串行接口保持活动状态,以允许AD7386/AD7387/AD7388退出关断模式。

要进入关断模式,向CONFIGURATION1寄存器中的功率模式配置位PMODE写入逻辑1。AD7386/AD7387/AD7388随即关断,电流消耗减少。

要退出关断模式并返回正常模式,须将CONFIGURATION1 寄存器中的PMODE位设置为逻辑0。进入或退出关断模式时, 所有寄存器配置设置保持不变。退出关断模式后,在转换之 前留足时间,以便电路开启。如果使能了内部基准电压源, 必须让其稳定下来,然后才能实现精确转换。

内部和外部基准电压源

AD7386/AD7387/AD7388内置一个2.5 V基准电压源。如果需要更高精度的基准电压源或更高动态范围,可以提供外部基准电压源。外部提供的基准电压范围为2.5 V至3.3 V。推荐的外部基准电压为ADR4525 2.5 V,ADR4533 3.3 V。

内部/外部基准电压源选择由CONFIGURATION1寄存器中的REFSEL位配置。若REFSEL位设置为0,则内部基准缓冲区电压源使能。若要使用外部基准电压源,须将REFSEL位设置为1,并将外部基准电压源提供给REFIO引脚。

软件复位

AD7386/AD7387/AD7388有两种复位模式: 软复位和硬复位。 写入CONFIGURATION2寄存器中的RESET位就会启动复位。

如果是软复位,可配置寄存器的内容将保持不变,但接口和ADC模块会刷新。任何内部状态机都会重新初始化,过采样模块和FIFO会被清空。警报寄存器清零。基准电压源和LDO稳压器将保持供电。

如果是硬复位,则除了软复位所复位的模块之外,所有用户 寄存器都会复位至默认状态,基准电压缓冲器和内部振荡器 模块也会复位。




图39. 软件复位操作

诊断自测

AD7386/AD7387/AD7388在POR后或软件硬复位后会运行诊断自测,以确保将正确的配置加载到器件中。

自测结果通过警报寄存器的SETUP_F位显示。如果SETUP_F位设置为逻辑1,则诊断自测失败。如果测试失败,应执行软件硬复位以将AD7386/AD7387/AD7388复位到默认状态。




图40. 关断模式操作

接口

AD7386/AD7387/AD7388通过SPI连接其他器件。该接口由CS、SCLK、SDOA、SDOB/ALERT和SDI引脚组成。

CS信号使能串行数据传输,并启动ADC转换过程。CS下降沿将采样保持器置于保持模式,同时器件对模拟输入进行采样,总线脱离三态。

SCLK信号同步通过SDOA、SDOB、SDI信号进出器件的数据。 写入或读取寄存器至少需要16个SCLK。读取转换结果所需的 最少SCLK数取决于器件的分辨率和配置设置。

ADC转换操作由板载振荡器内部驱动,与SCLK信号无关。

AD7386/AD7387/AD7388有两个串行输出信号: SDOA和 SDOB。为了实现最高吞吐速率,应同时使用SDOA和SDOB,即通过双线模式来读取转换结果。如果需要降低吞吐速率或使用过采样,可以使用单线模式(仅SDOA信号)来读取转换结果。写入CONFIGURATION2寄存器中的SDO位可配置双线或单线模式。

为SPI读取,SPI写入配置循环冗余校验(CRC)操作,过采样模式会改变接口的操作。必须查阅本数据表中相关的CRC读取、CRC写入和CRC多项式部分,以确保正确操作。

读取转换结果

CS信号启动转换过程。CS信号从高电平变为低电平将启动两个ADC(ADC A和ADC B)同步转换。AD7386/AD7387/AD7388有一个周期的回读延迟。因此,转换结果在下一次SPI访问时可用。然后拉低 CS 信号,转换结果即在SDOA和SDOB/ALERT引脚上输出。此时也会启动下一次转换。转换结果从器件移出,AD7386得到16位结果,AD7387得到14位结果,AD7388得到12位结果。转换结果的MSB在CS下降沿移出。其余数据在串行时钟(SCLK)输入的控制下移出器件。数据在SCLK上升沿移出,数据位在下降沿和上升沿均有效。在最后一个 SCLK下降沿之后,再次拉高 CS 以使 SDOA和SDOB/ALERT引脚返回高阻态。

在SDOA和SDOB/ALERT引脚上传输转换结果所需的SCLK周期数取决于所配置的串行工作模式以及是否使能了分辨率增强,详情参见图41和表15。如果使能CRC读取,则需要额外的SCLK脉冲来传输CRC信息,详情参见CRC部分。当CS信号启动转换以及使能数据帧传输时,数据访问必须在单帧内完成。




图41. 读取转换结果

表15. 读取转换结果所需的SCLK数n

				SCLK脉冲的数	里
接口配置	分辨率增强模式	CRC读取	AD7386	AD7387	AD7388
2线	禁用	禁用	16	14	12
		使能	24	22	20
	使能	禁用	18	16	14
		使能	26	24	22
1线	禁用	禁用	32	28	24
		使能	40	36	32
	使能	禁用	36	32	28
		使能	44	40	36

串行双线模式

要配置双线模式,须将CONFIGURATION2寄存器中的SDO 位设置为0。在双线模式下,ADC A的转换结果在SDOA引脚 上输出, ADC B的转换结果在SDOB/ALERT引脚上输出。更 多信息参见图42。

串行单线模式

在允许较低吞吐速率或使用正常平均过采样的应用中, 串行 接口可配置为以单线模式工作。在单线模式下, ADC A和 ADC B的转换结果在串行输出SDOA上输出。传输所有数据 需要额外的SCLK周期。首先输出ADC A数据, 然后输出ADC B转换结果。更多信息参见图43。

分辨率增强模式


AD7386的默认分辨率和输出数据大小为16位, AD7387为14 位,AD7388为12位。使能片内过采样功能可降低噪声并改善

器件性能。为了适应性能提升,可以在转换输出数据中使能 额外的两位分辨率。如果CONFIGURATION1寄存器中的RES 位设置为逻辑1, 并且AD7386/AD7387/AD7388处于有效过采 样模式,则AD7386的转换结果大小为18位,AD7387为16位, AD7388为14位。

当使能分辨率增强模式时, AD7386需要18个SCLK周期来传 输数据, AD7387需要16个, AD7388需要14个。

低延迟回读

AD7386/AD7387/AD7388的接口有一个周期的延迟,如图44 所示。对于以较低吞吐速率运行的应用,可以减少读取转换 结果的延迟。转换时间经过之后,可以在启动转换的初始CS 脉冲之后使用第二个CS脉冲来回读转换结果。工作原理如图 44所示。



读取器件寄存器

器件中的所有寄存器均可通过串行接口读取。读取寄存器的 命令执行方法为:发出一个寄存器读取命令,然后再发出一 个额外的SPI命令;该命令可以是有效的命令,也可以是无操 作(NOP)命令。读取命令的格式如表18所示。要选择读取命 令,必须将位D15设为0。位[D14:D12]为寄存器地址。忽略随 后的12位(位[D11:D0])。图45显示读取AD7386/AD7387/ AD7388寄存器的时序详情。

写入器件寄存器

可通过SPI写入AD7386/AD7387/AD7388中的任意读取/写入 寄存器。SPI写入访问的长度由CRC写入功能决定。如果禁用 CRC写入操作,则SPI访问为16位;使能CRC写入操作时,SPI 访问为24位。写入命令的格式如表18所示。要选择写入命令, 必须将位D15设为1。位[D14:D12]为寄存器地址。随后的12 位(位[D11:D0])包含待写入选定寄存器的数据。




图46. 寄存器写入操作

CRC

AD7386/AD7387/AD7388具有CRC校验和模式,利用这种模式可检测数据传输中的错误,从而提高接口的鲁棒性。SPI接口读取操作和SPI接口写入操作可以独立选择CRC功能。例如,用户可以为SPI写入操作使能CRC功能,以防止意外更改器件配置,但对SPI读取操作不使能该功能,从而保持较高吞吐速率。CRC功能通过对CONFIGURATION1寄存器中的CRC_W位和CRC_R位编程来控制。

CRC读取

如果使能,一个8位字CRC会被附加到转换结果或寄存器读取结果中。CRC在ADC A和ADC B的转换结果中计算,并通过SDOA输出。对于寄存器读取,也会计算CRC并将其附加到输出。

CRC读取功能可在双线SPI模式、单线SPI模式和分辨率增强 模式下使用。

CRC写入

要使能CRC写入功能,须将CONFIGURATION1寄存器中的CRC_W位设置为1。为将CRC_W位设置为1以使能CRC功能,请求帧必须附加一个有效的CRC。

CRC功能使能之后,所有寄存器写入操作请求都会被忽略,除非伴随一个有效CRC命令,需要有效的CRC才能使能和禁用CRC写入功能。

CRC多项式

CRC校验和计算始终使用如下多项式:

$$x^8 + x^2 + x + 1$$


要生成校验和,将两个通道的16位数据转换结果组合起来,产生32位数据。该32位数据的8个MSB反转,然后移8位,产生一个后8位为逻辑0的数。对齐多项式,使其MSB与该数据最左侧的逻辑1对齐。对该数据应用一个异或(XOR)函数以产生一个新的、更短的数字。再次对齐多项式,使其MSB与新结果最左侧的逻辑1对齐,重复上述步骤。最后,原始数据将减少至小于多项式的值,它就是8位校验和。例如,多项式为100000111。

表16显示了16位双通道数据的CRC计算。在最终的XOR运算中,减少的数据小于多项式。因此,余数就是假定数据的CRC。

表16. 双通道16位数据的CRC计算示例

数据	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	\mathbf{X}^{1}	\mathbf{X}^{1}	\mathbf{X}^{1}	\mathbf{X}^{1}	X^1	\mathbf{X}^{1}	X^1	X^1
过程数据	0	1	0	1	0	1	0	1	1	0	1	0	1	0	1	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	0	0	0	0	0	0	0
		1	0	0	0	0	0	1	1	1																														
				1	0	1	0	0	0	1	1	0																												
				1	0	0	0		0		1	1																												
						1	0	0	0	+		1	1	0																										
						1	o	0	o			1	1	1																										
						•		Ĭ		ľ			•	1	1	0	0	1	0	1	0	1																		
														1	0		0	0	0	1		1																		
														ļ '	1	0	0	1	0	0	1	0	0																	
															1		0	0	0	0	1	1																		
															١.	"	ľ	1	0	0	0	1	1	1	0	1														
																		1	-	0	-	0	0	1	1	1														
																		'	U	U	U	1	_	0	1	0	0	1	0	1	-									
																						1		_				1	1	1										
																							0	0	1	0	_	1	 	1	_	-								
																								0	1	0		0		0	0									
																							ı	0		+		0	1	1	1	<u> </u>	_	-						
																									1	0		0		1	1	1	0							
																									1	0	0	0	0	0	1	1	1						1	
																														1	0	0	1	0				0		
1																														1	0	0	0	0	0	1	1	1		
CRC																																	1	0	0	1	1	1	0	0

¹ X= 无关。



寄存器

AD7386/AD7387/AD7388具有用于配置器件的用户可编程片内寄存器。表17显示了AD7386/AD7387/AD7388提供的寄存器的完整列表。寄存器为读/写(R/W)或只读(R)。任何对只写寄存器的读取请求都会被忽略。任何对只读寄存器的写入操作都会被忽略。写入任何其他寄存器地址会被视为NOP而予以忽略。任何对表17中未列出的寄存器地址的读取请求都会被视为NOP,并且下一SPI帧中传输的数据为转换结果。

表17. 寄存器描述

			位15	位14	位13	位12	位11	位10	位9	位8		
寄存器	名称	位	位7	位6	位5	位4	位3	位2	位1	位0	复位	RW
0x1	CONFIGURATION1	[15:8]			寻址		CH	SEQ	OS_MODE	OSR[2]	0x0000	R/W
		[7:0]	OSR[1:0]	CRC_W	CRC_R	ALERT_EN	RES	REFSEL	PMODE		
0x2	CONFIGURATION2	[15:8]			寻址			保留		SDO	0x0000	R/W
		[7:0]				复	位					
0x3	警报	[15:8]			寻址		保留		CRCW_F	SETUP_F	0x0000	R
		[7:0]	保	留	AL_B_HIGH	AL_B_LOW	保留		AL_A_HIGH	AL_A_LOW		
0x4	ALERT_LOW_ THRESHOLD	[15:8]			寻址			ALEF	RT_LOW[11:8]		0x0000	R/W
		[7:0]				ALERT_I	_OW[7:0]					
0x5	ALERT_HIGH_ THRESHOLD	[15:8]			寻址			ALER	T_HIGH[11:8]		0x0FFF	R/W
		[7:0]				ALERT_H	HIGH[7:0]					

寻址寄存器

AD7386/AD7388的串行寄存器传输由16个SCLK周期组成。写入器件的4个MSB用于确定要寻址的寄存器。这4个MSB由寄存器地址(REGADDR)、位[2:0]和读/写位(WR)组成。寄存器地址位确定选择哪个片内寄存器。如果寻址的寄存器是有效写入寄存器,则读/写位确定SDI输入上剩余的12位数据是否加载到寻址寄存器中。若WR位为1,则将这些位载入由寄存器选择位寻址的寄存器。若WR位为0,则认为命令是一个读取操作请求。被寻址的寄存器数据可在下一读取操作中读取。

表18. 寻址寄存器格式

MZR	лов														
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
WR		REGADDR	1						D[1	1:0]					

表19. 寻址寄存器位功能描述

		-
位	引脚名称	描述
D15	WR	若向此位写入1,则将此寄存器的位[D11:D0]写入REGADDR指定的寄存器(如果其地址有效)。如果写入0,
		则SDOA引脚上送出的下一个数据将是读取指定寄存器(如果其地址有效)。
D14至D12	REGADDR	当WR=1时,REGADDR的内容决定要选择的寄存器,如表17所示。
		当WR = 0且REGADDR包含一个有效寄存器地址时,所请求寄存器的内容会在下一次接口访问期间通过
		SDOA引脚输出。
		当WR = 0且REGADDR包含0x0、0x6或0x7时,SDI线上的内容会被忽略。下一次接口访问将导致转换结果
		被回读。
D11至D0	D[11:0]	当WR位等于1且REGADDR位包含一个有效地址时,这些位会被写入由REGADDR位指定的相应寄存器中。

CONFIGURATION1寄存器

地址: 0x1; 复位: 0x0000; 名称: CONFIGURATION1




表20. CONFIGURATION1的位功能描述

位	位名称 描述			
[15:12]	寻址	寻址。位[15:12]指定相关寄存器的地址。详情见"寻址寄存器"部分。	0x0	R/W
11	CH	通道选择。选择要转换的通道。	0x0	R/W
		0:通道0s。选择ADC的通道0s,A _{IN} AO和A _{IN} BO。		
		1:通道1s。选择ADC的通道1s,A _{IN} A1和A _{IN} B1。		
10	SEQ	时序控制器。在ADC的A _{IN} x0和A _{IN} x1通道之间循环,以进行转换。	0x0	R/W
		0: 时序控制器被禁用。		
		1: 时序控制器使能。		
9	OS_MODE	过采样模式。设置ADC的过采样模式。	0x0	R/W
		0:正常平均。		
		1:滚动平均。		
[8:6]	OSR	过采样率。设置相关模式下所有ADC的过采样率。正常平均模式支持x2、x4、x8、x16	0x0	R/W
		和x32的过采样率。滚动平均模式支持x2、x4和x8的过采样率。		
		000: 禁用。		
		001: 2×。		
		010: 4x _o		
		011: 8x _o		
		100: 16x _o		
		101: 32×。		
		110: 禁用。		
		111: 禁用。		
5	CRC_W	CRC写入。控制SDI接口的CRC功能。将此位从0设置为1时,命令后面必须跟随一个有效	0x0	R/W
		CRC来设置该配置位。如果未收到有效CRC,则忽略整个帧。如果该位设置为1,则需要		
		一个CRC才能将其清0。		
		0. 无CRC功能。		
		1: CRC功能。		
4	CRC_R	CRC读取。控制SDOA和SDOB/ALERT接口的CRC功能。	0x0	R/W
		0. 无CRC功能。		
		1:CRC功能。		

位	位名称	描述	复位	访问类型
3	ALERT_EN	使能警报指示器功能。当SDO位 = 1时,此寄存器运行。否则,ALERT_EN位被忽略。	0x0	R/W
		0: SDOB _o		
		1: 警报。		
2	RES	分辨率。设置转换结果数据的大小。如果OSR=0,则忽略这些位并将分辨率设置为	0x0	R/W
		默认分辨率。		
		0: 正常分辨率。		
		1: 多2位分辨率。		
1	REFSEL	参考选择。选择ADC基准电压源。	0x0	R/W
		0: 选择内部基准电压源。		
		1: 选择外部基准电压源。		
0	PMODE	关断模式。设置功耗模式。	0x0	R/W
		0: 正常模式。		
		1: 关断模式。		

CONFIGURATION2寄存器

地址: 0x2; 复位: 0x0000; 名称: CONFIGURATION2




表21. CONFIGURATION2的位功能描述

位	位名称	描述	复位	访问类型
[15:12]	寻址	寻址。位[15:12]指定相关寄存器的地址。详情见"寻址寄存器"部分。	0x0	R/W
[11:9]	保留	保留。	0x0	R
8	SDO	SDO。转换结果串行数据输出。 0:双线——转换数据通过SDOA和SDOB/ALERT引脚输出。 1:单线——转换数据仅通过SDOA引脚输出。	0x0	R/W
[7:0]	复位	复位。0x3C——执行软复位。刷新某些模块。寄存器内容保持不变。清除警报寄存器并清空任何过采样存储的变量或活动状态机。0xFF——执行硬复位。复位器件中所有可能的模块。寄存器内容设置为默认值。所有其他值都会被忽略。		R/W

报警寄存器

地址: 0x3; 复位: 0x0000; 名称: 警报




表22. 警报的位功能描述

位	位名称	描述	复位	访问类型	
[15:12]	寻址	寻址。位[15:12]指定相关寄存器的地址。详情见"寻址寄存器"部分。	0x0	R	
[11:10]	保留	保留。	0x0	R	
9	CRCW_F	CRC错误。表示寄存器写入命令由于CRC错误而失败。该故障位是粘滞位,会保持设置状态,直到读取寄存器为止。 0: 无CRC错误。 1: CRC错误。	0x0	R	
8	SETUP_F	加载错误。SETUP_F位表示器件配置数据在启动时未正确加载。读取警报寄存器时,该位不会清零。要清除该位并再次重启器件设置,需要通过CONFIGURATION2寄存器进行硬复位。 0: 无设置错误。 1: 设置错误。	1	R	
[7:6]	保留	保留。	0x0	R	
5	AL_B_HIGH	警报B高。警报指示高位表示相应输入通道的转换结果是否超过ALERT_HIGH_ODETHRESHOLD寄存器中设置的值。该故障位是粘滞位,会保持设置状态,直到读取寄存器为止。 1:警报指示。 0:无警报指示。			
4	AL_B_LOW	警报B低。警报指示低位表示相应输入通道的转换结果是否超过ALERT_LOW_THRESHOLD寄存器中设置的值。该故障位是粘滞位,会保持设置状态,直到读取寄存器为止。 1: 警报指示。 0: 无警报指示。		R	
[3:2]	保留	保留。	0x0	R	
1	AL_A_HIGH	警报A高。警报指示高位表示相应输入通道的转换结果是否超过ALERT_HIGH_THRESHOLD寄存器中设置的值。该故障位是粘滞位,会保持设置状态,直到读取寄存器为止。 0: 无警报指示。 1: 警报指示。	0x0	R	
0	AL_A_LOW	警报A低。警报指示低位表示相应输入通道的转换结果是否超过ALERT_LOW_THRESHOLD寄存器中设置的值。该故障位是粘滞位,会保持设置状态,直到读取寄存器为止。 1: 警报指示。 0: 无警报指示。		R	

ALERT_LOW_THRESHOLD寄存器

地址: 0x4; 复位: 0x0000; 名称: ALERT_LOW_THRESHOLD




表23. ALERT_LOW_THRESHOLD的位功能描述

位	位名称	描述	复位	访问类型
[15:12]	寻址	寻址。位[15:12]指定相关寄存器的地址。详情见"寻址寄存器"部分。	0x0	R/W
[11:0]		警报低。数据位[D11:D0]是16位内部警报低电平寄存器的MSB。余下的4位固定采用0x0,它在转换结果低于ALERT_LOW_THRESHOLD时设置警报,在转换结果高于		R/W
		ALERT_LOW_THRESHOLD时禁用。		

ALERT_HIGH_THRESHOLD寄存器

地址: 0x5; 复位: 0x0FFF; 名称: ALERT_HIGH_THRESHOLD





表24. ALERT_HIGH_THRESHOLD的位功能描述

位	位名称	描述	复位	访问类型
[15:12]	寻址	寻址。位[15:12]指定相关寄存器的地址。详情见"寻址寄存器"部分。	0x0	R/W
[11:0]		警报高。数据位[D11:D0]是16位内部警报高电平寄存器的MSB。余下的4位固定采用0xF,它在转换结果高于ALERT_HIGH_THRESHOLD时设置警报,在转换结果低于ALERT_HIGH_THRESHOLD时禁用。	0xFFF	R/W

外形尺寸



*COMPLIANT TO JEDEC STANDARDS MO-220-WEED-4 WITH EXCEPTION TO THE EXPOSED PAD

图48.16引脚引脚框架芯片级封装[LFCSP] 3 mm×3 mm本体、0.75 mm封装高度 (CP-16-45) 图示尺寸单位: mm

订购指南

型号 ^{1, 2, 3}	分辨率 (位)	温度范围	封装描述	封装选项	标识码
AD7386BCPZ-RL	16	-40°C至+125°C	16引脚LFCSP	CP-16-45	C8Z
AD7386BCPZ-RL7	16	-40°C至+125°C	16引脚LFCSP	CP-16-45	C8Z
AD7387BCPZ-RL	14	-40°C至+125°C	16引脚LFCSP	CP-16-45	DMW
AD7387BCPZ-RL7	14	-40°C至+125°C	16引脚LFCSP	CP-16-45	DMW
AD7388BCPZ-RL	12	-40°C至+125°C	16引脚LFCSP	CP-16-45	C9T
AD7388BCPZ-RL7	12	-40°C至+125°C	16引脚LFCSP	CP-16-45	C9T
EVAL-AD7386FMCZ			AD7386评估板		
EVAL-SDP-CH1Z			控制器板		

¹ Z= 符合 RoHS 标准的兼容器件。





² EVAL-AD7386FMCZ 与 EVAL-SDP-CH1Z 高速控制器板兼容。

³ AD7387 和 AD7388 使用 EVAL-AD7386FMCZ 评估板。