

特性**数据速率：600 MHz/1200 Mbps****带高阻抗和反射箝位电路的3电平驱动器****窗口比较器和差分比较器****有源可编程负载： ± 25 mA****每引脚PPMU电压范围： -2.0 V至 $+6.5$ V****低漏电流模式：4 nA（典型值）****集成16位DAC和偏置/增益校正****高速工作电压范围： -1.5 V至 $+6.5$ V****专用VHH输出引脚范围： 0.0 V至 13.5 V****功耗：1.1 W（每通道）****驱动器****3电平电压范围： -1.5 V至 $+6.5$ V****精密调整的输出阻抗****无端接摆幅：200 mV最小值至8 V最大值****脉冲宽度：725 ps（最小值）， $V_{IH} - V_{IL} = 2.0$ V****比较器****差分 and 单端窗口模式****输入等效带宽大于1.2 GHz****负载****电流范围： ± 25 mA****每引脚PPMU (PPMU)****电压驱动/顺从电压范围： -2.0 V至 $+6.5$ V****5个电流范围：40 mA、1 mA、100 μ A、10 μ A、2 μ A****用于系统PMU的外部检测输入****Go/No-Go比较器****电平****完全集成式16位DAC****片内带增益和偏置校准寄存器和加法/乘法引擎****封装****84引脚10 mm $\times$ 10 mm LFCSP封装（0.4 mm间距）****应用****自动测试设备****半导体测试系统****电路板测试系统****仪器仪表设备****概述**

ADATE318是一款完整的单芯片ATE解决方案，用于执行驱动器、比较器和有源负载(DCL)、四象限单引脚参数测量单元(PPMU)的引脚电子功能测试。它具有单位芯片VHH驱动能力支持闪存测试应用，集成的16位DAC和片内校准引擎可提供器件工作所需的所有直流电平。

驱动器提供三种输出状态：数据高电平、数据低电平和端接模式，以及一种高阻抗状态。高阻抗状态与集成动态箝位电路一同使用，有利于实现高速有源端接。输出电压范围为 -1.5 V至 $+6.5$ V，支持各种自动测试设备(ATE)和仪器仪表应用。

ADATE318可用作双通道单端驱动/接收通道或差分驱动/接收通道。ADATE318的每个通道都搭载了一个高速窗口比较器以及用于差分ATE应用的可编程阈值差分比较器。每个通道还提供一个四象限PPMU。

用于DCL和PPMU功能的所有直流电平都由24个片内16位DAC产生。为了便于进行精确的电平编程，ADATE318包含一个集成的校准功能，用于校正每个功能模块的增益和偏置误差。校正系数可以存储在片内，写入DAC的任何值都会利用适当的校正系数进行自动调整。

ADATE318使用串行可编程接口(SPI)总线对所有功能模块、DAC和片内校准常数进行编程。它还有一个片内温度传感器和过压/欠压故障箝位电路，用于监控和报告器件温度，以及工作期间可能发生的任何输出引脚或PPMU电压故障。

Rev. B

Document Feedback

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2011-2017 Analog Devices, Inc. All rights reserved.
Technical Support www.analog.com/cn

ADI 中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI 不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考 ADI 提供的最新英文版数据手册。

目录

特性	1	控制寄存器详解	55
应用	1	电平设置DAC	63
概述	1	DAC更新模式	63
修订历史	2	DAC转换函数	67
功能框图	3	增益和偏置校正	68
技术规格	4	X ₂ 寄存器	68
SPI时序详解	22	m和c计算示例	68
绝对最大额定值	27	电源、接地和去耦策略	70
热阻	27	用户信息和真值表	71
ESD警告	27	警报功能	72
引脚配置和功能描述	28	PPMU外部电容器	72
典型性能参数	31	温度传感器	72
SPI互连详解	49	默认测试条件	73
SPIBUSY引脚的使用	50	详细功能框图	74
复位顺序与RST引脚	51	外形尺寸	80
SPI寄存器定义和存储器映射	52	订购指南	80

修订历史

2017年7月—修订版A至修订版B		2011年7月—修订版0至修订版A	
更改表13	26	更新外形尺寸	80
更改图119	57		
更新外形尺寸	80		
更改“订购指南”部分	80	2011年4月—修订版0：初始版	

功能框图




图1.

技术规格

VDD = + 10.0V, VCC = + 2.5V, VSS = -6.0V, VPLUS = + 16.75V, VTTCx = + 1.2V, VREF = 5.000V, VREFGND = 0.000V。所有测试条件如表32定义。除非另有说明, 否则所有额定值均在 $T_j = 50^{\circ}\text{C}$ 条件下测量, 其中 T_j 对应于内部温度传感器读数 (THERM引脚)。除非另有说明, 否则温度系数在 $T_j = 50^{\circ}\pm 20^{\circ}\text{C}$ 条件下测量。典型值基于设计的统计平均值、仿真分析和/或有限基准评估数据。典型值未经过测试, 不提供担保。有关测试等级的说明, 请见表16。

表1. 详细电气规格

参数	最小值	典型值	最大值	单位	测试等级	条件
总功能						
输出漏电流, DCL禁用 PPMU范围E	-10.0	±4.0	+10.0	nA	P	-2.0 V < VDUTx < + 6.5 V, PPMU和DCL禁用, PPMU范围E, VCL = -2.5 V, VCH = +7.5 V
PPMU范围A、范围B、范围C和范围D。		±4.0		nA	C _T	-2.0 V < VDUTx < +6.5 V, PPMU和DCL禁用, PPMU范围A、范围B、范围C、范围D, VCL = -2.5 V, VCH = +7.5 V
输出漏电流, 驱动器高阻模式	-2		+2	μA	P	-2.0 V < VDUTx < +7.0 V, PPMU禁用且DCL使能, RCVx有效, VCL = -2.5 V, VCH = +7.5 V
DUTx引脚电容		1.2		pF	S	驱动VIT = 0.0 V
DUTx引脚电压范围	-2.0		+7.0	V	D	
电源						
总电源电压范围, VPLUS至VSS		22.75	23.55	V	D	
VPLUS电源, VPLUS	15.90	16.75	17.60	V	D	定义直流PSR条件
正电源, VDD	9.5	10.0	10.5	V	D	定义直流PSR条件
负电源, VSS	-6.3	-6.0	-5.7	V	D	定义直流PSR条件
逻辑电源, VCC	2.3	2.5	3.5	V	D	定义直流PSR条件
比较器输出终端, VTTCx	0.5	1.2	3.3	V	D	
VPLUS电源电流, VPLUS		1.1	2.5	mA	P	VHH引脚已禁用
	4.75	13.28	16.25	mA	P	VHH引脚使能, RCVx有效, 无负载, VHH编程电平 = 13.0 V
逻辑电源电流, VCC	-125	1	+125	μA	P	静态 (SPI是静态的); VCC = 2.5 V
		7.5		mA	S	器件复位顺序时钟部分期间消耗的电流
端接电源电流, VTTCx	30	45	50	mA	P	
正电源电流, VDD	90	99	115	mA	P	负载关断(I _{OH} = I _{OL} = 0 mA)
负电源电流, VSS	155	172	185	mA	P	负载关断(I _{OH} = I _{OL} = 0 mA)
总功耗	1.9	2.1	2.3	W	P	负载关断(I _{OH} = I _{OL} = 0 mA)
正电源电流, VDD	145	174	210	mA	P	负载有效关闭(I _{OH} = I _{OL} = 25 mA)
负电源电流, VSS	210	246	280	mA	P	负载有效关闭(I _{OH} = I _{OL} = 25 mA)
总功耗	3.0	3.3	3.6	W	P	负载有效关闭(I _{OH} = I _{OL} = 25 mA)
正电源电流, VDD		167		mA	C _T	负载有效关闭(I _{OH} = I _{OL} = 25 mA), 已校准
负电源电流, VSS		238		mA	C _T	负载有效关闭(I _{OH} = I _{OL} = 25 mA), 已校准
总功耗		3.2		W	C _T	负载有效关闭(I _{OH} = I _{OL} = 25 mA), 已校准
正电源电流, VDD		109		mA	C _T	负载关断, PPMU待机
负电源电流, VSS		183		mA	C _T	负载关断, PPMU待机
总功耗		2.3		W	C _T	负载关断, PPMU待机

参数	最小值	典型值	最大值	单位	测试等级	条件
温度监控						
温度传感器增益		10		mV/K	D	
温度范围内的温度传感器精度		±6		K	C _T	
VREF输入基准电压						
DAC基准输入电压范围（VREF引脚）	4.950	5.000	5.050	V	D	外部供电： VREF引脚 = +5.000 V VREFGND引脚 = 0.000 V（未参考V _{DUTGND} ） 在施加5.000 V电压条件下测试
输入偏置电流			100	μA	P	
DUTGND输入						
输入电压范围，参考AGND	-0.1		+0.1	V	D	
输入偏置电流	-100		+100	μA	P	在-100 mV和+100 mV条件下进行测试

表2. 驱动器（VIH - VIL≥100mV，符合直流和交流性能规格）

参数	最小值	典型值	最大值	单位	测试等级	条件
直流规格						
高速差分输入特性						
高速输入端接电阻：DATx, RCVx	92	100	108	Ω	P	每对DATx和RCVx引脚之间的阻抗；将4 mA推入正极引脚，在负极引脚上驱动施加0.8 V电压，测量引脚之间的电压；计算电阻(ΔV/ΔI)
输入电压差分：DATx, RCVx	0.2	0.4	1.0	V	D	0.2 V < V _{DM} < 1.0 V
输入电压范围：DATx, RCVx	0.0		3.3	V	D	0.0 V < (V _{CM} ± V _{DM} /2) < 3.3 V
输出特性						
输出高电平范围，VIH	-1.4		+6.5	V	D	
输出低电平范围，VIL	-1.5		+6.4	V	D	
输出端接范围，VIT	-1.5		+6.5	V	D	
功能幅度(VIH - VIL)	0.0	8.0		V	D	
直流输出电流限制，源	75		130	mA	P	驱动为高电平，VIH = +6.5V，将DUTx引脚短接至-1.5 V，测量电流
直流输出灌电流限制	-130		-75	mA	P	驱动为低电平，VIL = -1.5 V，将DUTx引脚短接至+6.5 V，测量电流
输出电阻，±40 mA	46	48.6	51	Ω	P	ΔVDUT/ΔIDUT；源电流：VIH = 3.0 V，IDUT = +1 mA，+40 mA；灌电流：VIL = 0.0V，IDUT = -1mA，-40mA
直流精度						
VIH, VIL, VIT偏置误差	-500		+500	mV	P	VIH测试，VIL = -2.5 V，VIT = -2.5 V
VIH、VIL、VIT偏置温度系数		±625		μV/°C	C _T	VIL测试，VIH = +7.5V，VIT = +7.5V
VIH、VIL、VIT增益	1.0		1.1	V/V	P	VIT测试，VIL = -2.5 V，VIH = +7.5 V（除非另有说明） 在DAC代码0x4000 (0 V)下测量，未校准
VIH、VIL、VIT增益温度系数		±40		ppm/°C	C _T	增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)下测量的值；基于理想的DAC转换函数（见表21）
VIH、VIL、VIT DNL		±1		mV	C _T	经过两点增益/偏置校准后；校准点位于0x4000 (0 V)输出；0xC000 (+5 V)输出；在整个额定输出范围内测量
VIH、VIL、VIT INL	-7		+7	mV	P	经过两点增益/偏置校准后；仅适用于额定VDD = +10.0 V电源

参数	最小值	典型值	最大值	单位	测试等级	条件
VIH、VIL、VIT分辨率		153		μV	D	
DUTGND电压精度	-7	±2	+7	mV	P	超过±0.1 V范围；在VIH、VIL和VIT功能范围的终点测量
直流电平交互作用						在VIL、VIH和VIT输出电平下的直流交互作用，其他驱动器DAC电平各不相同
VIH与VIL		±0.2		mV	C _T	在VIH = +6.5V下监控交互作用；扫描VIL = -1.5 V至+6.4 V，VIT = +1.0 V
VIH与VIT		±1		mV	C _T	在VIH = +6.5V下监控交互作用；扫描VIT = -1.5 V至+6.5 V，VIL = 0.0 V
VIL与VIH		±0.2		mV	C _T	在VIL = -1.5 V条件下监控交互作用；扫描VIH = -1.4 V至+6.5 V，VIT = +1.0 V
VIL与VIT		±1		mV	C _T	在VIL = -1.5 V条件下监控交互作用；扫描VIT = -1.5 V至+6.5 V，VIH = +2.0 V
VIT与VIH		±1		mV	C _T	在VIT = +1.0 V条件下监控交互作用；扫描VIH = -1.4 V至+6.5 V，VIL = -1.5 V
VIT与VIL		±1		mV	C _T	在VIT = +1.0 V条件下监控交互作用；扫描VIL = -1.5 V至+6.4 V，VIH = +6.5 V
总电压精度		±8		mV	C _T	VIH - VIL ≥ 100 mV；校准后，INL、直流交互作用、DUTGND和温度系数误差之和超过±5°C
VIH, VIL, VIT DC PSRR		±10		mV/V	C _T	在校准点测量
交流规格						所有交流规格测定均在校准后执行
上升/下降时间						切换DATx
0.2 V编程摆幅, T _{RISE}		215		ps	C _B	20%至80%，VIH = 0.2V, VIL = 0.0V, 已端接
0.2 V编程摆幅, T _{FALL}		277		ps	C _B	20%至80%，VIH = 0.2V, VIL = 0.0V, 已端接
0.5 V编程摆幅, T _{RISE}		218		ps	C _B	20%至80%，VIH = 0.5V, VIL = 0.0V, 已端接
0.5 V编程摆幅, T _{FALL}		274		ps	C _B	20%至80%，VIH = 0.5V, VIL = 0.0V, 已端接
1.0 V编程摆幅, T _{RISE}	150	222	320	ps	P	20%至80%，VIH = 1.0V, VIL = 0.0V, 已端接
1.0 V编程摆幅, T _{FALL}	150	283	320	ps	P	20%至80%，VIH = 1.0V, VIL = 0.0V, 已端接
2.0 V编程摆幅, T _{RISE}		297		ps	C _B	20%至80%，VIH = 2.0V, VIL = 0.0V, 已端接
2.0 V编程摆幅, T _{FALL}		322		ps	C _B	20%至80%，VIH = 2.0V, VIL = 0.0V, 已端接
3.0 V编程摆幅, T _{RISE}		447		ps	C _B	20%至80%，VIH = 3.0V, VIL = 0.0V, 已端接
3.0 V编程摆幅, T _{FALL}		397		ps	C _B	20%至80%，VIH = 3.0V, VIL = 0.0V, 已端接
5.0 V编程摆幅, T _{RISE}		1117		ps	C _B	10%至90%，VIH = 5.0V, VIL = 0.0V, 未端接
5.0 V编程摆幅, T _{FALL}		798		ps	C _B	10%至90%，VIH = 5.0V, VIL = 0.0V, 未端接
上升到下降匹配		-25		ps	C _B	上升到下降处于一个通道内，VIH = 2.0 V, VIL = 0.0 V, 已端接
		-61		ps	C _B	上升到下降处于一个通道内；VIH = 1.0 V, VIL = 0.0 V, 已端接
最小脉冲宽度						切换DATx
0.5 V编程摆幅		725		ps	C _B	VIH = 0.5 V, VIL = 0.0 V, 已端接，时序误差小于+69/-33 ps
		725		ps	C _B	VIH = 0.5 V, VIL = 0.0 V, 已端接，幅度损失小于10%
最大反转率		2040		Mbps	C _B	VIH = 0.5 V, VIL = 0.0 V, 已端接，50%占空比下损失小于10%
1.0 V编程摆幅		725		ps	C _B	VIH = 1.0 V, VIL = 0.0 V, 已端接，时序误差小于+58/-35 ps
		725		ps	C _B	VIH = 1.0 V, VIL = 0.0 V, 已端接，幅度损失小于10%

参数	最小值	典型值	最大值	单位	测试等级	条件
最大反转率	2040			Mbps	C _B	VIH = 1.0 V, VIL = 0.0 V, 已端接, 50%占空比下损失小于10%
2.0 V编程摆幅	725			ps	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接, 时序误差小于+80/-48 ps
	725			ps	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接, 幅度损失小于10%
最大反转率	1400			Mbps	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接, 50%占空比下损失小于10%
3.0 V编程摆幅	900			ps	C _B	VIH = 3.0 V, VIL = 0.0 V, 已端接, 时序误差小于+50/-83 ps
	900			ps	C _B	VIH = 3.0 V, VIL = 0.0 V, 已端接, 幅度损失小于10%
最大反转率	1100			Mbps	C _B	VIH = 3.0 V, VIL = 0.0 V, 已端接, 50%占空比下幅度损失小于10%
动态性能, 驱动 (VIH到VIL)						切换DATx
传播延迟时间	1.26			ns	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接
传播延迟温度系数	1.4			ps/°C	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接
延迟匹配, 边沿到边沿	43			ps	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接, 上升与下降
延迟匹配, 通道到通道	32			ps	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接, 上升与上升, 下降与下降
延迟变化vs占空比	-28			ps	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接, 占空比为5%至95%
过冲和欠冲	-116			mV	C _B	VIH = 2.0 V, VIL = 0.0 V, 已端接, 驱动器CLC设为0
建立时间 (VIH到VIL)						切换DATx
达到最终值的3%以内	1.7			ns	C _B	VIH = 2.0V, VIL = 0.0V, 已端接
达到最终值的1%以内	45			ns	C _B	VIH = 2.0V, VIL = 0.0V, 已端接
动态性能, VTerm (进/出VIT的VIH或VIL)						切换RCVx
传播延迟时间	1.39			ns	C _B	VIH = 2.0V, VIT = 1.0V, VIL = 0.0V, 已端接
传播延迟温度系数	2.3			ps/°C	C _B	VIH = 2.0V, VIT = 1.0V, VIL = 0.0V, 已端接
跃迁时间, 有效到VIT	310			ps	C _B	20%至80%, VIH = 2.0V, VIT = 1.0V, VIL = 0.0V, 已端接
跃迁时间, VIT到有效	329			ps	C _B	20%至80%, VIH = 2.0V, VIT = 1.0V, VIL = 0.0V, 已端接
动态性能, 高阻 (进/出高阻的VIH或VIL)						切换RCVx
跃迁时间, 高阻到有效	357			ps	C _B	20%至80%, VIH = +1.0V, VIL = -1.0V, 已端接
跃迁时间, 有效到高阻	1.34			ns	C _B	20%至80%, VIH = +1.0V, VIL = -1.0V, 已端接
传播延迟, 高阻到VIH	2.6			ns	C _B	VIH = +1.0 V, VIL = -1.0 V, 已端接; 从RCVx输入交叉到DUTx引脚输出50%测得
传播延迟, 高阻到VIL	2.8			ns	C _B	VIH = +1.0 V, VIL = -1.0 V, 已端接
传播延迟匹配, 高阻到VIL与高阻到VIH	52			ps	C _B	VIH = +1.0 V, VIL = -1.0 V, 已端接
传播延迟, VIH到高阻	2.29			ns	C _B	VIH = +1.0 V, VIL = -1.0 V, 已端接, 从RCVx输入交叉到DUTx引脚输出50%测得
传播延迟, VIL到高阻	2.02			ns	C _B	VIH = +1.0 V, VIL = -1.0 V, 已端接
I/O尖峰	24			mV pk-pk	C _B	VIH = 0.0 V, VIL = 0.0 V, 已端接
驱动器预加重(CLC)						
预加重幅度上升	35			%	C _B	VIH = 2.0V, VIL = 0.0V, 已端接, DRV_CLC_x [15:13] = 7
	14			%	C _B	VIH = 2.0V, VIL = 0.0V, 已端接, DRV_CLC_x [15:13] = 0
预加重幅度下降	24			%	C _B	VIH = 2.0V, VIL = 0.0V, 已端接, DRV_CLC_x [15:13] = 7
	16			%	C _B	VIH = 2.0V, VIL = 0.0V, 已端接, DRV_CLC_x [15:13] = 0

参数	最小值	典型值	最大值	单位	测试等级	条件
预加重分辨率		2		%	D	
预加重时间常数		0.8		ns	C _B	V _{IH} = 2.0 V, V _{IL} = 0.0 V, 已端接

表3. 反射箝位（箝位精度规格仅适用于VCH - VCL > 0.8 V的情况）

参数	最小值	典型值	最大值	单位	测试等级	条件
VCH/VCL可编程范围	-2.5		+7.5	V	D	除非另有说明，否则DC规格适用于全功能范围。
VCH						
VCH功能范围	-1.2		+7.0	V	D	
VCH偏置误差	-300		+300	mV	P	驱动器高阻，灌电流1 mA，在DAC代码0x4000下测量，未校准。
VCH偏置温度系数		±0.5		mV/°C	C _T	
VCH增益	1.0		1.1	V/V	P	驱动器高阻，灌电流1 mA，增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)下测量的结果，基于理想的DAC转换函数（见表21）。
VCH增益温度系数		±30		ppm/°C	C _T	
VCH分辨率		153		μV	D	
VCH DNL		±1		mV	C _T	驱动器高阻，灌电流1 mA，两点增益/偏置校准后；校准点位于DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)，在功能箝位范围内测量。
VCH INL	-20		+20	mV	P	驱动器高阻，灌电流1 mA，两点增益/偏置校准后；校准点位于0x4000 (0 V)和0xC000 (5 V)，在功能箝位范围内测量。
VCL						
VCL功能范围	-2		+6.2	V	D	
VCL偏置误差	-300		+300	mV	P	驱动器高阻，源电流1 mA，在DAC代码0x4000处测量，未校准。
VCL偏置温度系数		±0.5		mV/°C	C _T	
VCL增益	1.0		1.1	V/V	P	驱动高阻，源电流1 mA，增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)下测量的结果，基于理想的DAC转换函数（见表21）。
VCL增益温度系数		±30		ppm/°C	C _T	
VCL分辨率		153		μV	D	
VCL DNL		±1		mV	C _T	驱动器高阻，源电流1 mA，两点增益/偏置校准后；校准点位于0x4000 (0 V)和0xC000 (+5 V)，在功能箝位范围内测量。
VCL INL	-20		+20	mV	P	驱动器高阻，源电流1 mA，两点增益/偏置校准后；校准点位于0x4000 (0 V)和0xC000 (+5 V)，在功能箝位范围内测量。
直流钳位电流限制，VCH	-120		-75	mA	P	驱动器高阻，VCH = 0 V，VCL = -2.0 V，VDUTx = +5.0 V。
直流箝位电流限制，VCL	+75		+120	mA	P	驱动器高阻，VCH = +6.0 V，VCL = +5.0 V，VDUTx = 0.0 V。
DUTGND电压精度	-7	±2	+7	mV	P	超过±0.1 V范围，在VCH和VCL功能范围的终点测量。

表4. 常规窗口比较器(NWC) (除非另有说明: V_{OH} 测试于 $V_{OL} = -1.5\text{ V}$, V_{OL} 测试于 $V_{OH} = +6.5\text{ V}$, 规格适用于两个比较器)

参数	最小值	典型值	最大值	单位	测试等级	条件
直流规格						
输入电压范围	-1.5		+6.5	V	D	
差分电压范围	± 0.1		± 8.0	V	D	
比较器输入偏置电压	-250		+250	mV	P	在DAC代码0x4000 (0 V)下测量, 未校准
输入偏置电压温度系数		± 100		$\mu\text{V}/^\circ\text{C}$	C_T	
增益	1.0		1.1	V/V	P	增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)下测量的值; 基于理想的DAC转换函数 (见表21)
增益温度系数		± 25		ppm/ $^\circ\text{C}$	C_T	
阈值分辨率		153		μV	D	
阈值DNL		± 1		mV	C_T	经过两点增益/偏置校准后, 在-1.5 V至+6.5 V功能范围内测量; 校准点位于0x4000 (0 V)和0xC000 (5 V)
阈值INL	-7		+7	mV	P	经过两点增益/偏置校准后, 在-1.5 V至+6.5 V功能范围内测量; 校准点位于0x4000 (0 V)和0xC000 (5 V)
DUTGND电压精度	-7	± 2	+7	mV	P	超过 $\pm 0.1\text{ V}$ 范围; 在 V_{OH} 和 V_{OL} 功能范围的终点测量
不确定带		5		mV	C_B	$VDUTx = 0\text{ V}$, 扫描比较器阈值以确定不确定带
最大可编程迟滞		96		mV	C_B	
迟滞分辨率		5		mV	D	通过迟滞控制代码10到代码31计算
直流电源抑制比 (DC PSRR)		± 5		mV/V	C_T	在校准点测量
数字输出特性						
内部上拉电阻到比较器, VTTC	46	50	54	Ω	P	从逻辑1支路上拉1 mA和10 mA并测量 ΔV 以计算电阻; 测得值为 $\Delta V/9\text{ mA}$; 对两个比较器逻辑状态均进行测量
比较器端接电压, VTTC	0.5	1.2	3.3	V	D	
共模电压		VTTC - 0.3		V	C_T	用100 Ω 差分端接测量
		VTTC - 0.5	VTTC	V	P	在无外部端接条件下测量
差分电压		250		mV	C_T	用100 Ω 差分端接测量
	450	500	550	mV	P	在无外部端接条件下测量
上升/下降时间, 20%至80%		166		ps	C_B	在50 Ω 至外部端接电压(VTTC)下测量
交流规格						
传播延迟, 输入至输出		0.93		ns	C_B	所有交流规格测定均在直流电平校准后执行, 输入跃迁时间约为200 ps, 20%至80%, 在50 Ω 至外部端接电压(VTTC)下测量; 除非另有说明, 否则预加重设为 $CLC = 2$ $VDUTx$: 0 V至1.0 V摆幅, 驱动器端接模式, $V_{IT} = 0.0\text{ V}$, 比较器阈值= 0.5 V
传播延迟温度系数		1.6		ps/ $^\circ\text{C}$	C_B	$VDUTx$: 0 V至1.0 V摆幅, 驱动器端接模式, $V_{IT} = 0.0\text{ V}$, 比较器阈值= 0.5 V
传播延迟匹配, 高跃迁到低跃迁		7		ps	C_B	$VDUTx$: 0 V至1.0 V摆幅, 驱动器端接模式, $V_{IT} = 0.0\text{ V}$, 比较器阈值= 0.5 V
传播延迟匹配, 高到低比较器		7		ps	C_B	$VDUTx$: 0 V至1.0 V摆幅, 驱动器端接模式, $V_{IT} = 0.0\text{ V}$, 比较器阈值= 0.5 V

参数	最小值	典型值	最大值	单位	测试等级	条件
传播延迟散布						
压摆率		19		ps	C _B	VDUTx: 0 V至0.5 V摆幅, 驱动器端接模式, VIT = 0.0 V, 比较器阈值 = 0.25 V
400 ps与1 ns (20%至80%)						
过驱		40		ps	C _B	对于250 mV, VDUTx: 0 V至0.5 V摆幅; 对于1.0 V, VDUTx: 0 V至1.25 V摆幅, 驱动器端接模式, VIT = 0.0 V, 比较器阈值 = 0.25 V
250 mV与1.0 V						
1 V脉冲宽度		+2/-		ps	C _B	VDUTx: 0 V至1.0 V摆幅, 频率约为32.0 MHz; 驱动器端接模式, VIT = 0.0 V, 比较器阈值 = 0.5 V
0.7 ns、1 ns、5 ns、10 ns		17				
0.5 V脉冲宽度		+3/-		ps	C _B	VDUTx: 0 V至0.5 V摆幅, 频率约为32.0 MHz, 驱动器端接模式, VIT = 0.0 V; 比较器阈值 = 0.25 V
0.6 ns、1 ns、5 ns、10 ns		24				
占空比		21		ps	C _B	VDUTx: 0 V至1.0 V摆幅, 频率约为32.0 MHz; 驱动器端接模式, VIT = 0.0 V, 比较器阈值 = 0.5 V
5%至95%						
最小可检测脉冲宽度		0.5		ns	C _B	VDUTx: 0 V至1.0 V摆幅为32.0 MHz, 驱动器端接模式, VIT = 0.0 V; 输出差分幅度大于50%
输入等效带宽, 已端接		1520		MHz	C _B	VDUTx: 0 V至1.0 V摆幅; 驱动器端接模式, VIT = 0.0 V, CLC = 2; 通过shmoo图测量; $f_{\text{EQUIV}} = 0.22/\sqrt{(t_{\text{MEAS}}^2 - t_{\text{DUT}}^2)}$
ERT高阻模式, 3 V, 20%至80%		721		ps	C _B	VDUTx: 0 V至3.0 V摆幅, 驱动器高阻, 通过shmoo图测量; $f_{\text{EQUIV}} = 0.22/\sqrt{(t_{\text{MEAS}}^2 - t_{\text{DUT}}^2)}$
比较器预加重(CLC)						
CLC幅度范围		16		%	C _B	VDUTx: 0 V至1.0 V摆幅, 驱动器端接模式, VIT = 0.0 V, 比较器预加重设为最大值
CLC分辨率		2.3		%每bit	C _B	3bit幅度控制
预加重时间常数		4.3		ns	C _B	VDUTx: 0 V至1.0 V摆幅, 驱动器端接模式, VIT = 0.0 V, 比较器预加重设为最大值

表5. 差分模式比较器(DMC) (除非另有说明: V_{OH}测试于V_{OL} = -1.1 V, V_{OL}测试于V_{OH} = +1.1 V)

参数	最小值	典型值	最大值	单位	测试等级	条件
直流规格						
输入电压范围	-1.5		+6.5	V	D	
功能差分范围	±0.05		±1.1	V	D	
最大差分输入			±8	V	D	
输入偏置电压	-250		+250	mV	P	从DAC代码0x2666 (-1 V)和DAC代码0x599A (+1 V)的测量值推断出偏置, V _{CM} = 0 V
偏置电压温度系数		±150		μV/°C	C _T	
增益	1.0		1.1	V/V	P	增益来自在DAC代码0x2666 (-1 V)和DAC代码0x599A (+1 V)下测量的结果, 基于理想的DAC转换函数 (见表21)
增益温度系数		±25		ppm/°C	C _T	
VOH、VOL分辨率		153		μV	D	
VOH、VOL DNL		±1		mV	CT	经过两点增益/偏置校准后, V _{CM} = 0.0 V, 校准点位于0x2666 (-1 V)和0x599A (+1 V)
VOH、VOL INL	-7		+7	mV	P	在两点增益/偏置校准后, 在-1.1V至+1.1V的VOH/VOL范围内测量, V _{CM} = 0.0V; 校准点位于0x2666 (-1 V)和0x599A (+1 V)
不确定带		7		mV	C _B	VDUTx = 0 V; 扫描比较器阈值以确定不确定带

参数	最小值	典型值	最大值	单位	测试等级	条件
最大可编程迟滞		117		mV	C _B	
迟滞分辨率		5.6		mV	D	通过迟滞控制代码10到代码31计算
CMRR	-1		+1	mV/V	P	在V _{CM} = -1.5 V和+6.5 V且V _{DM} = 0.0 V条件下测量偏置，偏置误差变化
直流电源抑制比(DC PSRR)		±5		mV/V	C _T	在校准点测量
交流规格						除非另有说明，否则所有交流规格测定均在直流电平校准后执行；除非另有说明，否则输入跃迁时间约为200 ps，20%至80%，在50Ω至外部端接电压(V _{ITC})下测量，预加重设为CLC = 2
传播延迟，输入至输出		0.83		ns	C _B	VDUT0 = 0 V，VDUT1：-0.5 V至+0.5 V摆幅，驱动器端接模式，VIT = 0.0 V，比较器阈值= 0.0 V，对其他通道重复执行
传播延迟温度系数		2.6		ps/°C	C _B	VDUT0 = 0 V，VDUT1：-0.5 V至+0.5 V摆幅，驱动器端接模式，VIT = 0.0 V，比较器阈值= 0.0 V，对其他通道重复执行
传播延迟匹配，高跃迁到低跃迁		15		ps	C _B	VDUT0 = 0 V，VDUT1：-0.5 V至+0.5 V摆幅，驱动器端接模式，VIT = 0.0 V，比较器阈值= 0.0 V，对其他通道重复执行
传播延迟匹配，高到低比较器		17		ps	C _B	VDUT0 = 0 V，VDUT1：-0.5 V至+0.5 V摆幅，驱动器端接模式，VIT = 0.0 V，比较器阈值= 0.0 V，对其他通道重复执行
传播延迟变化（散布）随下列因素而变化						
压摆率： 400 ps和1 ns（20%到80%）		31		ps	C _B	VDUT0 = 0.0 V；VDUT1：-0.5 V至+0.5 V摆幅；驱动器端接模式，VIT = 0.0 V；比较器阈值= 0.0 V，对其他通道重复执行
过驱： 250 mV和750 mV		32		ps	C _B	VDUT0 = 0.0 V；对于250 mV：VDUT1：0 V至0.5 V摆幅；对于750 mV：VDUT1：0 V至1.0 V摆幅；驱动器端接模式，VIT = 0.0 V；比较器阈值= -0.25 V；对其他通道重复执行，比较器阈值= +0.25 V
1 V脉冲宽度：0.7 ns、1 ns、5 ns、10 ns		+1/-21		ps	C _B	VDUT0 = 0.0 V；VDUT1：-0.5 V至+0.5 V摆幅，频率32 MHz；驱动器端接模式，VIT = 0.0 V；比较器阈值= 0.0 V；对其他通道重复执行
0.5 V脉冲宽度：0.6 ns、1 ns、5 ns、10 ns		+1/-31		ps	C _B	VDUT0 = 0.0 V；VDUT1：-0.25 V至+0.25 V摆幅，频率32 MHz；驱动器端接模式，VIT = 0.0 V；比较器阈值= 0.0 V；对其他通道重复执行
占空比： 5%至95%		18		ps	C _B	VDUT0 = 0.0 V；VDUT1：-0.5 V至+0.5 V摆幅，频率32 MHz；驱动器端接模式，VIT = 0.0 V；比较器阈值= 0.0 V；对其他通道重复执行
最小可检测脉冲宽度		0.5		ns	C _B	VDUT0 = 0.0 V；VDUT1：-0.5 V至+0.5 V摆幅，频率32 MHz；驱动器端接模式，VIT = 0.0 V；比较器阈值= 0.0 V；输出差分幅度大于50%；对其他通道重复执行
输入等效带宽，已端接		1038		MHz	C _B	VDUT0 = 0.0 V；VDUT1：-0.5 V至+0.5 V摆幅；驱动器端接模式，VIT = 0.0 V；比较器阈值= 0.0 V，CLC = 2，通过shmoo图测量；对其他通道重复执行
比较器预加重(CLC) CLC幅度范围		11		%	C _B	VDUT0 = 0.0 V；VDUT1：-0.8 V至+0.8 V摆幅，驱动器端接模式，VIT = 0.0 V；比较器阈值= 0.0 V；比较器CLC设为最大值；对其他通道重复执行
CLC分辨率		1.6		%每bit	C _B	3bit 幅度控制
预加重时间常数		4.8		ns	C _B	VDUT0 = 0.0 V；VDUT1：-0.8 V至+0.8 V摆幅，驱动器端接模式，VIT = 0.0 V；比较器阈值= 0.0 V；比较器CLC设为最大值；对其他通道重复执行

表6. 有源负载

参数	最小值	典型值	最大值	单位	测试等级	条件
直流规格						有源负载开启, RCVx有效 (除非另有说明)
输入特性						
VCOM电压范围	-1.5		+6.5	V	D	$ IOL \text{ 和 } IOH \leq 1 \text{ mA}$
VCOM偏置	-1.0		+5.5	V	D	$ IOL \text{ 和 } IOH \leq 25 \text{ mA}$
VCOM偏置温度系数	-200	± 25	+200	mV $\mu\text{V}/^\circ\text{C}$	P C_T	在DAC代码0x4000下测量, 未校准
VCOM增益	1.0		1.1	V/V	P	增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (+5 V)下测量的结果, 基于理想的DAC转换函数 (见表21)
VCOM增益温度系数		± 25		ppm/ $^\circ\text{C}$	C_T	
VCOM分辨率		153		μV	D	
VCOM DNL		± 1		mV	C_T	$IOH = IOL = 12.5 \text{ mA}$; 经过两点增益/偏置校准后; 在-1.5 V至+6.5 V的VCOM范围内测量; 校准点位于0x4000 (0 V)和0xC000 (+5 V)
VCOM INL	-7		+7	mV	P	$IOH = IOL = 12.5 \text{ mA}$; 经过两点增益/偏置校准后; 在VCOM功能范围的终点测量
DUTGND电压精度	-7	± 2	+7	mV	P	超过 $\pm 0.1 \text{ V}$ 范围
输出特性						
最大源电流	25			mA	D	DUT范围: -1.5 V至+5.5 V
IOL偏置	-600		+600	μA	P	$IOH = -2.5 \text{ mA}$, $VCOM = 1.5 \text{ V}$, $VDUTx = 0.0 \text{ V}$; 偏置从DAC代码0x451F (1 mA)和DAC代码0xA666 (20 mA)下的测量值推断而来
IOL偏置温度系数		± 1		$\mu\text{A}/^\circ\text{C}$	C_T	
IOL增益误差	0		25	%	P	$IOH = -2.5 \text{ mA}$, $VCOM = 1.5 \text{ V}$, $VDUTx = 0.0 \text{ V}$; 增益从DAC代码0x451F (1 mA)和DAC代码0xA666 (20 mA)下的测量值推算而来; 基于理想的DAC转换函数 (见表21和表22)
IOL增益温度系数		± 25		ppm/ $^\circ\text{C}$	C_T	
IOL分辨率		763		nA	D	
IOL DNL		± 4		μA	C_T	$IOH = -2.5 \text{ mA}$, $VCOM = 1.5 \text{ V}$, $VDUTx = 0.0 \text{ V}$; 经过两点增益/偏置校准后; 在IOL范围内测量, 0 mA至25 mA; 在代码0x451F (1 mA)和代码0xA666 (20 mA)下测量
IOL INL	-100	± 20	+100	μA	P	$IOH = -2.5 \text{ mA}$, $VCOM = 1.5 \text{ V}$, $VDUTx = 0.0 \text{ V}$; 经过两点增益/偏置校准后
IOL 90%换向电压		0.25	0.4	V	P	$IOH = IOL = 25 \text{ mA}$, $VCOM = 2.0 \text{ V}$; 在 $VDUTx = -1.0 \text{ V}$ 时测量IOL基准值; 在 $VDUTx = 1.6 \text{ V}$ 时测量IOL电流; 确保大于基准电流的90%
IOL 90%换向电压		0.1		V	C_T	$IOH = IOL = 1 \text{ mA}$, $VCOM = 2.0 \text{ V}$; 在 $VDUTx = -1.0 \text{ V}$ 时测量IOL基准值; 在 $VDUTx = 1.9 \text{ V}$ 时测量IOL电流; 确保大于基准电流的90%
最大灌电流	25			mA	D	输出范围: -1.0 V至+6.5 V
IOH偏置	-600		+600	μA	P	$IOL = -2.5 \text{ mA}$, $VCOM = 1.5 \text{ V}$, $VDUTx = 3.0 \text{ V}$; 偏置从DAC代码0x451F (1 mA)和DAC代码0xA666 (20 mA)下的测量值推断而来
IOH偏置温度系数		± 1		$\mu\text{A}/^\circ\text{C}$	C_T	
IOH增益误差	0		25	%	P	$IOL = -2.5 \text{ mA}$, $VCOM = 1.5 \text{ V}$, $VDUTx = 3.0 \text{ V}$; 增益从DAC代码0x451F (1 mA)和DAC代码0xA666 (20 mA)下的测量值推算而来; 基于理想的DAC转换函数 (见表21和表22)

参数	最小值	典型值	最大值	单位	测试等级	条件
IOH增益温度系数		±25		ppm/°C	C _T	IOL = -2.5mA, VCOM = 1.5V, VDUTx = 3.0V; 经过两点增益/偏置校准后; 在IOH范围内测量, 0 mA至25 mA; 在代码0x451F (1 mA)和代码0xA666 (20 mA)下测量
IOH分辨率		763		nA	D	
IOH DNL		±4		μA	C _T	
IOH INL	-100	±25	+100	μA	P	IOH = -2.5mA, VCOM = 1.5V, VDUTx = 3.0V; 经过两点增益/偏置校准后
IOH 90%换向电压		0.25	0.4	V	P	IOH = IOL = 25mA, VCOM = 2.0V; 在VDUTx = 5.0 V时测量IOH基准值; 在VDUTx = 2.4 V时测量IOH电流; 确保大于基准电流的90%
IOH 90%换向电压		0.1		V	C _T	IOH = IOL = 1mA, VCOM = 2.0V; 在VDUTx = 5.0 V时测量IOH基准值; 在VDUTx = 2.1 V时测量IOH电流; 确保大于基准电流的90%
交流规格						除非另有说明, 否则所有交流规格测定均在直流电平校准后执行; 有源负载开启
动态性能						
传播延迟, 负载有效开启到负载有效关闭; 50%、90%		3.1		ns	C _B	切换RCVx; DUTx端接50Ω至GND; IOL = IOH = 20mA, VIH = VIL = 0V; 对于IOL, VCOM = + 1.5V; 对于IOH, VCOM = -1.5V; 测量范围为RCVx - RCVx的50%点到最终输出的90%; 为驱动低电平和驱动高电平重复执行
传播延迟, 负载有效关闭到负载有效开启; 50%、90%		4.1		ns	C _B	切换RCVx; DUTx端接50Ω至GND; IOL = IOH = 20mA, VIH = VIL = 0V; 对于IOL, VCOM = + 1.5V; 对于IOH, VCOM = -1.5V; 测量范围为RCVx - RCVx的50%点到最终输出的90%; 为驱动低电平和驱动高电平重复执行
传播延迟匹配		1.0		ns	C _B	切换RCVx; DUTx端接50Ω至GND; IOL = IOH = 20mA, VIH = VIL = 0V; 对于IOL, VCOM = + 1.5V; 对于IOH, VCOM = -1.5V; 有效开启与有效关闭; 为驱动低电平和驱动高电平重复执行
负载尖峰		106		mV pk-pk	C _B	切换RCVx; DUTx端接50Ω至GND; IOL = IOH = 0mA, VIH = VIL = 0V; 对于IOL, VCOM = + 1.5V; 对于IOH, VCOM = -1.5V; 为驱动低电平和驱动高电平重复执行
90%建立时间		1.6		ns	C _B	切换RCVx; DUTx端接50Ω至GND; IOL = IOH = 20mA, VIH = VIL = 0V; 对于IOL, VCOM = + 1.5V; 对于IOH, VCOM = -1.5V; 在最终值的90%下测量

表7. PPMU (在FV下启用PPMU, DCL禁用)

参数	最小值	典型值	最大值	单位	测试等级	条件
电压驱动						
电流范围A	-40		+40	mA	D	满量程源电流和灌电流的输出范围。 ±25 mA的输出范围。
电流范围B	-1		+1	mA	D	
电流范围C	-100		+100	μA	D	
电流范围D	-10		+10	μA	D	
电流范围E	-2		+2	μA	D	
输出电压范围						满量程源电流和灌电流的输出范围。
范围A	-2.0		+5.75	V	D	
范围B、范围C、范围D和范围E。	-2.0		+6	V	D	
偏置						在DAC代码0x4000 (0 V)下测量。 在DAC代码0x4000 (0 V)下测量。
范围C	-100		+100	mV	P	
所有范围		±10		mV	C _T	
偏置温度系数, 所有范围		±25		μV/°C	C _T	

参数	最小值	典型值	最大值	单位	测试等级	条件
增益						
范围C	1.0		1.1	V/V	P	增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)下测量的值；基于理想的DAC转换函数（见表21和表23）。
所有范围		1.05		V/V	C _T	增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)下测量的值；基于理想的DAC转换函数（见表21和表23）。
增益温度系数，所有范围		±25		ppm/°C	C _T	增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)下测量的值；校准点位于0x4000 (0 V)和0xC000 (+5 V)输出端。
INL						
范围A		±1		mV	C _T	经过两点增益/偏置校准后，输出范围为-2.0 V至+5.75 V，仅PPMU电流范围A。
范围C	-1.7		+1.7	mV	P	经过两点增益/偏置校准后，输出范围为-2.0 V至+6.5 V。
范围B、范围D和范围E		±1	□	mV	C _T	经过两点增益/偏置校准后，输出范围为-2.0 V至+6.5 V。
顺从性vs电流负载						
范围A		±40		mV	C _T	驱动-2.0 V；在吸收零量程电流和满量程电流时测量电压；测量ΔV；驱动+5.75 V；在零量程和满量程源电流时测量电压；测量ΔV。
		±25		mV	C _T	驱动-2.0 V；在零灌电流和25 mA灌电流时测量电压；测量ΔV；驱动+6 V；在零源电流和25 mA源电流时测量电压；测量ΔV。
范围B、范围C、范围D和范围E。		±1		mV	C _T	驱动-2.0 V；在吸收零量程电流和满量程电流时测量电压；测量ΔV；驱动+6.5 V；在零量程和满量程源电流时测量电压；测量ΔV。
电流限制，源电流和灌电流的所有范围	120	140	180	% FS	P	灌电流：驱动-2.0 V，短接DUTx至+6.5 V；源电流：驱动+6.5 V，短接DUTx至-2.0 V；为每个电流范围重复执行；示例：范围A FS = 40 mA， 120% FS = 48 mA 180% FS = 72 mA
DUTGND电压精度	-7	±2	+7	mV	P	超过±0.1 V范围；在PPMU_VIN _{VF} 功能范围的终点测量（见图136）。
测量电流						在FIMI下使能PPMU，禁用DCL。
全电流时的DUTx引脚电压范围						
范围A	-2.0		+5.75	V	D	
范围B、范围C、范围D和范围E。	-2.0		+6.5	V	D	
零电流偏置，范围B	-2		+2	%FSR	P	通过插值算法，从每个范围在80% FSR源电流和灌电流条件下测量的结果推算而来；范围A的FSR = 80 mA，范围B为2 mA，范围C为200μA，范围D为20μA，范围E为4μA（见表21和表23）。
所有范围		±0.5		%FSR	C _T	见表21和表23。
零电流偏置温度系数，范围A		±0.001		%FSR/°C	C _T	见表21和表23。

参数	最小值	典型值	最大值	单位	测试等级	条件
范围B、范围C和范围D。		±0.001		%FSR/°C	C _T	
范围E		±0.002		%FSR/°C	C _T	
增益误差						
范围B	-30		+5	%	P	基于源电流和灌电流测量值，80%FSR电流。
所有范围		-10		%	C _T	基于源电流和灌电流测量值，80%FSR电流。
增益温度系数						
范围A		±50		ppm/°C	C _T	
范围B、范围C、范围D和范围E。		±25		ppm/°C	C _T	
INL						
范围A		±0.0125		%FSR	C _T	范围A，在±80%FSR电流下进行两点增益/偏置校准后；在-40 mA至+40 mA FSR输出范围内测量。
范围B	-0.03		+0.03	%FSR	P	在±80%FSR电流条件下进行两点增益/偏置校准后；在-1 mA至+1 mA FSR输出范围内测量。
范围C、范围D和范围E		±0.01		%FSR	C _T	在±80%FSR电流条件下进行两点增益/偏置校准后；在范围C、范围D和范围E的每个FSR输出端测量。
DUTx引脚电压抑制	-1.2		+1.2	μA	P	范围B，FVMI，驱动将-1 V和5 V施加到0.5 mA负载，测量在PPMU_MEASx引脚端报告的ΔI。
DUTGND电压精度	-7	±2	+7	mV	P	±0.1 V范围（见图136）。
电流驱动						在FIMI下使能PPMU，禁用DCL。
范围A中的DUTx引脚电压范围	-2.0		+5.75	V	D	在满量程源电流和灌电流下。
	-2.0		+6	V	D	在25 mA源电流和灌电流下。
全电流、范围B、范围C、范围D和范围E下DUTx引脚电压范围	-2.0		+6.5	V	D	
零电流偏置，所有范围	-14.5		+14.5	%FSR	P	从每个范围在代码0x4CCC和代码0xB333下的测量值推断而来（见表21和表23）。
零电流偏置温度系数		±0.002		%FSR/°C	C _T	
增益误差，所有范围	-5		+25	%	P	从每个范围在代码0x4CCC和代码0xB333下的测量值推导而来（见表21和表23）。
增益温度系数						
范围A		±50		ppm/°C	C _T	范围A中显著的PPMU自热效应会影响增益漂移/温度系数测量。
范围B、范围C、范围D和范围E。		±25		ppm/°C	C _T	
INL						
范围A	-0.12	±0.02	+0.12	%FSR	P	经过两点增益/偏置校准后；在-40 mA至+40 mA FSR输出范围内测量。
范围B、范围C和范围D。	-0.03		+0.03	%FSR	P	经过两点增益/偏置校准后；在FSR输出范围内测量；对范围B、范围C和范围D重复执行。

参数	最小值	典型值	最大值	单位	测试等级	条件
范围E	-0.045		+0.045	%FSR	P	经过两点增益/偏置校准后；在FSR输出范围内测量。
电流驱动顺从性vs电压负载						
范围A	-0.3		+0.3	%FSR	P	驱动正满量程电流驱动-2.0 V和+5.75 V；在DUTx引脚处测量 ΔI ；驱动负满量程电流驱动-2.0 V和+5.75 V；在DUTx引脚处测量 ΔI 。
	-0.3		+0.3	%FSR	P	驱动+25 mA驱动-2.0 V和+6.0 V；在DUTx引脚处测量 ΔI ；驱动-25 mA驱动-2.0 V和+6.0 V；在DUTx引脚处测量 ΔI 。
	-0.06		+0.06	%FSR	P	驱动正满量程电流驱动0.0 V和+4.0 V；在DUTx引脚处测量 ΔI ；驱动负满量程电流驱动0.0 V和+4.0 V；在DUTx引脚处测量 ΔI 。
范围B和范围C	-0.3		+0.3	%FSR	P	驱动正满量程电流驱动-2.0 V和+6.5 V；在DUTx引脚处测量 ΔI ；驱动负满量程电流驱动-2.0 V和+6.5 V；在DUTx引脚处测量 ΔI 。
	-0.06		+0.06	%FSR	P	驱动正满量程电流驱动0.0 V和+4.0 V；在DUTx引脚处测量 ΔI ；驱动负满量程电流驱动0.0 V和+4.0 V；在DUTx引脚处测量 ΔI 。
范围D	-0.3		+0.3	%FSR	P	驱动正满量程电流驱动-2.0 V和+6.5 V；在DUTx引脚处测量 ΔI ；驱动负满量程电流驱动-2.0 V和+6.5 V；在DUTx引脚处测量 ΔI ；允许10 nA的DUTx引脚泄漏。
范围E	-0.85		+0.85	%FSR	P	驱动正满量程电流驱动-2.0 V和+6.5 V；在DUTx引脚处测量 ΔI ；驱动负满量程电流驱动-2.0 V和+6.5 V；在DUTx引脚处测量 ΔI ；允许10 nA的DUTx引脚泄漏。
测量电压						使能PPMU，FVMV，禁用DCL。
电压范围	-2.0		+6.5	V	D	
偏置	-25		+25	mV	P	范围B，VDUTx = 0 V；偏置 = (PPMU_MEAS - VDUTx)。
偏置温度系数		±10		μV/°C	C _T	
增益	0.98		1.02	V/V	P	范围B，从VDUTx = 0.0 V和+5.0 V时的测量值推导出增益。
增益温度系数		±1		ppm/°C	C _T	
INL	-1.7		+1.7	mV	P	范围B，在-2.0 V至+6.5 V范围内测量。
测量引脚直流特性						
输出范围	-2.0		+6.5	V	D	
直流输出电流			4	mA	D	
输出阻抗			200	Ω	P	在FVMV下使能PPMU，禁用DCL； 源电阻： PPMU驱动+6.5 V，0 mA，+ 4 mA负载 灌电阻： PPMU驱动-2.0 V，0 mA，+ -4 mA负载 PPMU_MEAS引脚的电阻=ΔV/ΔI。
三态时的输出漏电流	-1		+1	μA	P	在-2.0 V和+6.5 V条件下进行测试。

参数	最小值	典型值	最大值	单位	测试等级	条件
输出短路电流	-25		+25	mA	P	在FVMV下使能PPMU，禁用DCL； 源电流： PPMU驱动+6.5 V、PPMU_MEAS至-2.0 V 灌电流： PPMU驱动-2.0 V、PPMU_MEAS至+6.5 V
PPMU_MEASx引脚，输出电容		2		pF	S	
PPMU_MEASx引脚，负载电容		100		pF	S	最大负载电容。
电压箝位						在FIMI下使能PPMU，禁用DCL，使能PPMU箝位；箝位精度规格仅适用于VCH> VCL时。
低箝位范围(VCL)	-2.0		+4.0	V	D	
高箝位范围(VCH)	0.0		+6.5	V	D	
正箝位电压降	-300	±1	+300	mV	P	ΔV出现在DUTx引脚处，范围A，VCH = + 5.0V，VCL = -1V，PPMU驱动将5 mA和40 mA断开。
负箝位电压降	-300	±1	+300	mV	P	ΔV出现在DUTx引脚处，范围A，VCH = + 5.0V，VCL = -1V，PPMU驱动-5mA和40mA断开。
偏置，PPMU箝位VCH/VCL	-300		+300	mV	P	范围B，PPMU驱动±0.5 mA断开；VCH在DAC代码0x4000 (0 V)下测量，VCL在代码0x0000 (-2.5 V)下测量；VCL在DAC代码0x4000 (0 V)下测量，VCH在0xFFFF (+7.5 V)下测量。
偏置温度系数，PPMU箝位VCH/VCL		±0.5		mV/°C	C _T	
增益，PPMU箝位VCH/VCL	1.0		1.2	V/V	P	范围B，PPMU驱动±0.5 mA断开；VCH增益由在DAC代码0x4000 (0 V)和DAC代码0xC000 (+5.0 V)下测量的值推导而来；VCL的测量代码为0x0000 (-2.5 V)；VCL增益由在DAC代码0x4000 (0 V)和DAC代码0xA666 (+4.0 V)下测量的值推导而来；VCH的测量代码为0xFFFF (+7.5 V)。
增益温度系数，PPMU箝位VCH/VCL		±25		ppm/°C	C _T	
INL，PPMU箝位VCH/VCL	-20		+20	mV	P	范围B，PPMU驱动±0.5 mA断开，经两点增益/偏置校准后，在PPMU箝位功能范围内测量。
DUTGND电压精度	-7	±2	+7	mV	P	超过±0.1 V范围；在箝位功能范围的终点测量。
建立/切换时间						
驱动电压建立时间为最终值的0.1%						
范围A，200 pF和2000 pF负载		10		μs	S	在FV下使能PPMU，范围A，禁用DCL；编程VIN步长为0 V至0.5 V和5.0 V。
范围B，200 pF和2000 pF负载		12		μs	S	在FV下使能PPMU，范围B，禁用DCL；编程VIN步长为0 V至0.5 V和5.0 V。
范围C，200 pF和2000 pF负载		32		μs	S	在FV下使能PPMU，范围C，禁用DCL；编程VIN步长为0 V至0.5 V和5.0 V。
驱动电压建立时间为最终值的1.0%						
范围A，200 pF和2000 pF负载		8.1		μs	C _B	在FV下使能PPMU，范围A，禁用DCL；编程VIN步长为0 V至5.0 V。
范围B，200 pF和2000 pF负载		8.1		μs	C _B	在FV下使能PPMU，范围B，禁用DCL；编程VIN步长为0 V至5.0 V。
范围C，200 pF和2000 pF负载		8.1		μs	C _B	在FV下使能PPMU，范围C，禁用DCL；编程VIN步长为0 V至5.0 V。

参数	最小值	典型值	最大值	单位	测试等级	条件
范围A, 200 pF和2000 pF负载	2.5	6.3	8.1	μs	C _B	在FV下使能PPMU, 范围A, 禁用DCL; 编程VIN步长为0 V至0.5 V。
范围B, 200 pF和2000 pF负载				μs	C _B	在FV下使能PPMU, 范围B, 禁用DCL; 编程VIN步长为0 V至0.5 V。
范围C, 200 pF和2000 pF负载				μs	C _B	在FV下使能PPMU, 范围C, 禁用DCL; 编程VIN步长为0 V至0.5 V。
驱动电流建立时间为最终值的0.1%	16	10	40	μs	S	在FI下使能PPMU, 范围A, 禁用DCL; 编程VIN步长为0 mA至40 mA。
范围A, 200 pF与120Ω并联				μs	S	在FI下使能PPMU, 范围B, 禁用DCL; 编程VIN步长为0 mA至1 mA。
范围B, 200 pF与1.5 KΩ并联				μs	S	在FI下使能PPMU, 范围C, 禁用DCL; 编程VIN步长为0 mA至100 μA。
范围C, 200 pF与15.0 KΩ并联	8.1	7.5	8.1	μs	C _B	在FI下使能PPMU, 范围A, 禁用DCL; 编程VIN步长为0 mA至40 mA。
驱动电流建立时间为最终值的1.0%				μs	C _B	在FI下使能PPMU, 范围B, 禁用DCL; 编程VIN步长为0 mA至1 mA。
范围A, 200 pF与120Ω并联				μs	C _B	在FI下使能PPMU, 范围C, 禁用DCL; 编程VIN步长为0 mA至100 μA。
范围B, 200 pF与1.5 KΩ并联	±0.01	±0.01	±0.01	μs	C _B	在FI下使能PPMU, 范围A, 禁用DCL; 编程VIN步长为0 mA至40 mA。
范围C, 200 pF与15.0 KΩ并联				μs	C _B	在FI下使能PPMU, 范围B, 禁用DCL; 编程VIN步长为0 mA至1 mA。
范围C, 200 pF与15.0 KΩ并联				μs	C _B	在FI下使能PPMU, 范围C, 禁用DCL; 编程VIN步长为0 mA至100 μA。
交互作用与串扰	±0.01	±0.01	±0.01	%FSR	C _T	0.01%×8.5 V = 0.85 mV, 在FIMV下使能PPMU, 禁用DCL; 被测CHx: 范围B, 将0 mA驱动施加到0 V负载; 其他通道: 范围A, 将0 mA至40 mA扫描施加到0 V负载; 报告被测PPMU_MEASx引脚的ΔV。
测量电压通道到通道的串扰				%FSR	C _T	0.01%×5.0 V = 0.5 mV, 在FVMI下使能PPMU, 禁用DCL; 被测CHx: 范围E, 将0 V驱动施加到0 mA电流负载; 其他通道: 范围E, 将-2.0 V至+6.5 V扫描施加到0 mA电流负载; 报告被测PPMU_MEASx引脚的ΔV。
测量电流通道到通道的串扰	±0.01	±0.01	±0.01	%FSR	C _T	0.01%×5.0 V = 0.5 mV, 在FVMI下使能PPMU, 禁用DCL; 被测CHx: 范围E, 将0 V驱动施加到0 mA电流负载; 其他通道: 范围E, 将-2.0 V至+6.5 V扫描施加到0 mA电流负载; 报告被测PPMU_MEASx引脚的ΔV。
测量电流通道到通道的串扰				%FSR	C _T	0.01%×5.0 V = 0.5 mV, 在FVMI下使能PPMU, 禁用DCL; 被测CHx: 范围E, 将0 V驱动施加到0 mA电流负载; 其他通道: 范围E, 将-2.0 V至+6.5 V扫描施加到0 mA电流负载; 报告被测PPMU_MEASx引脚的ΔV。

表8. PPMU Go/No-Go比较器

参数	最小值	典型值	最大值	单位	测试等级	条件
比较电压范围	-2.0		+6.5	V	D	在DAC代码0x4000 (0 V)下测量
输入偏置电压	-250		+250	mV	P	
输入偏置电压温度系数		±50		μV/°C	C _T	
增益	1.0		1.1	V/V	P	增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (+5.0 V)下测量的值适用于m = 1.0且c = 0.0的情况
增益温度系数		±25		ppm/°C	C _T	
比较器阈值分辨率		153		μV	D	
比较器阈值DNL		±1		mV	C _T	经过两点增益/偏置校准后; 在-2.0 V至+ 6.5 V的VOH/VOL范围内测量; 校准点位于0x4000 (0 V)和0xC000 (+5 V)
比较器阈值INL	-7		+7	mV	P	经过两点增益/偏置校准后; 在VOH和VOL功能范围的终点测量
DUTGND电压精度	-7	±2	+7	mV	P	超过±0.1 V范围

参数	最小值	典型值	最大值	单位	测试等级	条件
比较器不确定带	1.6			mV	C _B	扫描比较器阈值以确定不确定（振荡）带
DC迟滞	<1			mV	C _B	扫描比较器阈值
比较器输出						PPMU_CMPHx, PPMU_CMPLx
输出逻辑高电平	VDD/4		VDD/4	V	P _F	源电流100 μA
输出逻辑低电平	-0.5		+0.5	V	P _F	吸电流100 μA

表9. PPMU_Sense引脚

参数	最小值	典型值	最大值	单位	测试等级	条件
PMU_Sx（系统PMU）检测引脚特性						
电压范围	-2.0		+7.0	V	D	DCL高阻顺从范围为-2.0 V至+7.0 V
外部检测开关R _{ON}			2.5	kΩ	P	在开关闭合且DUTx引脚为0 V的情况下, 将0.5 mA电流推入PMU_Sx; 计算R = V/0.0005
泄漏	-2		+2	nA	P	在-2.0 V和+7.0 V条件下测试, 开关断开
引脚电容(PMU_Sx)		0.5		pF	S	开关断开
PPMU_Sx（内部PPMU）检测引脚特性						
电压范围	-2.0		+6.5	V	D	所有状态下的PPMU输入选择
漏电流	-2		+2	nA	P	在-2.0 V和+6.5 V条件下进行测试
最大负载电容		2		nF	S	

表10. 串行可编程接口(SPI) (SDI、RST、CS、SCLK、SDO、BUSY)

参数	最小值	典型值	最大值	单位	测试等级	条件
输入逻辑高电平	1.8		VCC	V	P _F	SDI、RST、CS、SCLK。
输入逻辑低电平	0		0.7	V	P _F	
输入偏置电流	-10	±1	+10	μA	P	在0.0 V和VCC电压下测试。
SCLK时钟速率	0.5		50	MHz	D	
SCLK脉冲宽度, 最小值		9		ns	C _T	
DUTx引脚上的SCLK串扰		30		mV	C _B	DCL禁用; PPMU FV使能, 驱动施加0.0 V。
串行输出逻辑高电平	VCC	-	VCC	V	P _F	SDO; 源电流2 mA。
0.5						
串行输出逻辑低电平	0		0.5	V	P _F	灌电流2 mA。
BUSY上拉电压	2.3	2.5	3.5	V	D	BUSY为开漏输出, 当SPI需要额外的SCLK周期时, 它会拉低。
BUSY有效电压		0.2	0.8	V	P _F	BUSY有效, 灌电流2 mA。

表11. VHH驱动器（VHH模式使能，RCV有效）

参数	最小值	典型值	最大值	单位	测试等级	条件
VHH缓冲器						VHH模式使能，RCVx有效
电压范围	0.0		13.5	V	D	
输出高电平	13.5			V	P	VHH电平 = 满量程，源电流15 mA
输出低电平			5.9	V	P	VHH电平 = 零量程，灌电流15 mA
外推偏置	-500		+500	mV	P	从在DAC代码0x8000 (+7 V)和DAC代码0xC000 (+12 V)下测量的值外推而来
外推偏置温度系数		±0.5		mV/°C	C _T	
增益	2		2.2	V/V	P	增益来自在DAC代码0x8000 (+7 V)和DAC代码0xC000 (+12 V)下测量的值；基于理想的DAC转换函数（见表21）
增益温度系数		±25		ppm/°C	C _T	
分辨率		305		μV	D	
INL	-25		+25	mV	P	VHH模式使能，RCVx有效；经过两点增益/偏置校准后；在+5.9 V至+13.5 V范围内测量；在代码0x8000 (+7 V)和代码0xC000 (+12 V)下校准
DUTGND电压精度		±4		mV	C _T	超过±0.1 V范围；在VHH功能范围的终点测量
输出电阻			10	Ω	P	ΔV/ΔI；VHH模式使能，RCVx有效；源：VHH = +10.0 V，I = 0 mA，+ 15 mA灌电流：VHH = + 6.5V，I = 0mA，-15mA
直流输出电流限制源	+60		+100	mA	P	VHH模式使能，RCVx有效；VHH = +13.5 V，将HVOUT引脚短接至+5.9 V，测量电流
直流输出灌电流限制	-100		-60	mA	P	VHH模式使能，RCVx有效，VHH = 5.9 V，将HVOUT短接至13.5 V，测量电流
VHH上升时间（从VIL或VIH到VHH）		163		ns	C _B	20%至80%，VHH模式使能，切换RCVx；VHH = 13.5V，VIL = 0.0V，VIH = 3.0V，DATx = 高；VHH = 13.5V，VIL = 3.0V，VIH = 4.0V，DATx = 低
VHH下降时间（从VHH到VIL或VIH）		30		ns	C _B	20%至80%，VHH模式使能，切换RCVx；VHH = 13.5V，VIL = 0.0V，VIH = 3.0V，DATx = 高；VHH = 13.5V，VIL = 3.0V，VIH = 4.0V，DATx = 低
前冲、过冲和欠冲		±40.0		mV	C _B	VHH模式使能，切换RCVx；VHH = 13.5V，VIL = 0.0V，VIH = 3.0V，DATx = 高；VHH = 13.5V，VIL = 3.0V，VIH = 4.0V，DATx = 低
VIL/VIH驱动功能						VHH模式使能，RCVx无效
电压范围	-0.1		+6.5	V	D	
偏置电压	-500		+500	mV	P	在DAC代码0x4000 (0 V)下测量，DATx = 高，DATx = 低
偏置电压温度系数		1		mV/°C	C _T	
增益	1.0		1.1	V/V	P	增益来自在DAC代码0x4000 (0 V)和DAC代码0xC000 (5 V)下测量的值；基于理想的DAC转换函数（见表21）
增益温度系数		±75		ppm/°C	C _T	
分辨率		153		μV	D	
INL	-20		+20	mV	P	VHH模式使能，RCVx无效；经过两点增益/偏置校准后；在-0.1 V至+6.0 V范围内测量；在代码0x4000 (0 V)和代码0xC000 (+5.0 V)下校准

参数	最小值	典型值	最大值	单位	测试等级	条件
DUTGND 电压精度		±2		mV	C _T	超过±0.1 V范围；在VIH和VIL功能范围的终点测量
输出电阻	46	48	50	Ω	P	ΔV/ΔI；VHH模式使能，RCVx无效；源电流：VIH = + 3.0V，I = + 1mA，+ 50mA；灌电流：VIL = +2.0 V；I = -1 mA，-50 mA
直流输出电流限制源	60		100	mA	P	VHH模式使能，RCVx无效，VIH = + 6.0V，将HVOUT引脚短接至-0.1 V，DATx高，测量电流
直流输出灌电流限制	-100		-60	mA	P	VHH模式使能，RCVx无效，VIL = -0.1 V，将HVOUT引脚短接至+6.0 V，DATx低，测量电流
上升时间，VIL至VIH		6.4		ns	C _B	20%至80%，VHH模式使能，RCVx无效，VIL = 0.0 V，VIH = 3.0 V，R _{LOAD} >500Ω，切换DATx
下降时间，VIH至VIL		7.3		ns	C _B	20%至80%，VHH模式使能，RCVx无效，VIL = 0.0 V，VIH = 3.0 V，R _{LOAD} >500Ω，切换DATx
前冲、过冲和欠冲		±30		mV	C _B	VHH模式使能，RCVx无效，VIL = 0.0 V，VIH = 3.0 V，R _{LOAD} >500Ω，切换DATx

表12. 警报功能

参数	最小值	典型值	最大值	单位	测试等级	条件
直流特性						
过压检测(OVD)						见图137
可编程电压范围	-2.5		+7.5	V	D	
-2.0 V下的未校准误差	-200		+200	mV	P	在DAC代码0x0CCC (-2.0 V)下测量；如果VDUTx超出绝对最大电压范围，则不保证OVD比较器能按规定运行
+7.0 V下的未校准误差	-450		+450	mV	P	在DAC代码0xF333 (+7.0 V)下测量
偏置电压温度系数		±0.5		mV/°C	C _T	增益来自在DAC代码0x4000和DAC代码0xC000下测量的值
增益		1.045		V/V	C _T	
迟滞		125		mV	C _T	
温度警报						见图137
设定点误差		±10		°C	C _T	相对于默认值，100°C
温度迟滞		-15		°C	C _T	
PPMU箝位警报						有关电气特性，请见图137和表29
ALARM输出特性						
关闭状态泄漏		10	500	nA	P	禁用警报，将2.5 V施加至ALARM引脚，测量漏电流
最大导通电压为100μA		0.1	0.7	V	P	激活警报，驱动将100μA施加至ALARM引脚，测量有效警报电压
传播延迟		1.5		μs	C _B	对于OVD_HI： VDUTx：0 V至6 V摆幅，OVDH = + 3.0 V，OVDL = -1.0 V 对于OVD_LO： VDUTx：0 V至6 V摆幅，OVDH = +7.0 V，OVDL = +3.0 V

SPI时序图




图2. SPI读/写时序图





图3. SPI写指令



0623D-006

图4. SPI硬件复位时序图






图5. SPI软件复位时序图



NOTES
1. IF THE SPI_SDO_HIZ CONTROL BIT (ADDR 0x12 [1]) IS HIGH, THE SDO PIN BECOMES ACTIVE FOLLOWING THE ASSERTION OF CS. IT BECOMES HIGH-Z FOLLOWING RELEASE OF CS. IF THE SPI_SDO_HIZ CONTRQ. BIT IS LOW, THE SDO PIN ALWAYS REMAINS ACTIVE INDEPENDENT OF CS.

图6. SPI读取请求指令（读出之前）



- NOTES
- 1. IF THE SPI_SDO_HIZ CONTROL BIT (ADDR 0x12 [1]) IS HIGH, THE SDO PIN BECOMES ACTIVE FOLLOWING THE ASSERTION OF CS. IT BECOMES HIGH-Z FOLLOWING RELEASE OF CS. IF THE SPI_SDO_HIZ CONTROL BIT IS LOW, THE SDO PIN REMAINS ACTIVE INDEPENDENT OF CS.
 - 2. THE FIRST 10 BITS OF SDO FOLLOWING A READ REQUEST ECHO ADDRESS AND CHANNEL BITS OF THE PRECEDING REQUEST. THE R/W BIT POSITION IS SET LOW. THE FOLLOWING 16 BITS CONTAIN DATA FROM THE REQUESTED ADDRESS AND CHANNEL.

图7. SPI读出指令（读取请求后）

09F330-009

表13. SPI时序要求详细解释

参数	最小值	最大值	单位	测试等级	描述
f_{CLK}	0.5	50	MHz	C_T	SCLK工作频率。
t_{CH}	9		ns	C_T	SCLK高电平时间。
t_{CL}	9		ns	C_T	SCLK低电平时间。
t_{CSAS}	3		ns	C_T	置位时建立 $\overline{CS}$ 至上升SCLK。
t_{CSAH}	3		ns	C_T	置位时保持 $\overline{CS}$ 至上升SCLK。
t_{CSRS}	3		ns	C_T	释放时建立 $\overline{CS}$ 至上升SCLK。
t_{CSRH}	3		ns	C_T	释放时保持 $\overline{CS}$ 至上升SCLK。
	4		ns	C_T	上升SCLK前保持 $\overline{CS}$ 释放。仅当 $\overline{CS}$ 前一次释放的SCLK周期数为 t_{CSAM} 参数指定的最小值时，此参数才是关键。
t_{CSO}		6	ns	C_T	从 $\overline{CS}$ 置位到SDO有效的延迟。
t_{CSZ}		10	ns	C_T	从 $\overline{CS}$ 释放到SDO高阻的延迟，很大程度上取决于外部引脚加载情况。
t_{CSAM}	3		周期	C_T	$\overline{CS}$ 连续置位之间的 $\overline{CS}$ 释放宽度。该参数的额定值以SCLK周期为单位，具体地，是以SCLK输入的上升沿为单位。
t_{DS}	3		ns	C_T	在上升SCLK之前建立SDI数据。
t_{DH}	4		ns	C_T	在上升SCLK后保持SDI数据。
t_{DO}		12	ns	C_T	上升SCLK之后的SDO数据延迟。
t_{BUSA}		12	ns	C_T	在有效 $\overline{CS}$ 释放或异步RSTb释放之后，第一次上升SCLK之后的 $\overline{BUSY}$ 置位延迟。
t_{BUSW}	3	26	周期	C_T	$\overline{BUSY}$ 置位宽度。为确保SPI正常工作，必须在 $\overline{BUSY}$ 保持置位期间全程提供SCLK。注意，任何 $\overline{BUSY}$ 周期中的SCLK周期数都是可变的，但也是确定性的，取决于先前的SPI写指令类型。有关更多信息，参见SPI $\overline{BUSY}$ 引脚的使用部分以及图2、图4、图5和表18。
t_{BUSR}		12	ns	C_T	第一次上升SCLK之后的 $\overline{BUSY}$ 释放延迟，符合SPI $\overline{BUSY}$ 引脚的使用部分详细描述的要求。
t_{RMIN}	10		ns	C_T	异步RST置位的宽度。
t_{RS}	3		ns	C_T	释放时建立RST至上升SCLK。
t_{SPI}	29		周期	C_T	每个SPI字写入的SCLK上升沿周期数加上额外的 t_{CSAM} 要求。
t_{DAC}	5	10	μs	S	模拟DAC电平建立至 ± 0.5 LSB的时间（相对于DAC去毛刺周期起始时间），该时间从 $\overline{CS}$ 释放x个SCLK周期后以及 $\overline{BUSY}$ 引脚释放4个SCLK周期前开始。SCLK循环的数量x由表18定义。另见图126，了解更多信息。

绝对最大额定值

表14. 绝对最大额定值

参数	额定值
电源电压	
正电源电压 (VDD至PGND)	−0.5 V至+11.0 V
正VCC电源电压 (VCC至DGND)	−0.5 V至+4.0 V
负电源电压 (VSS至PGND)	−6.5 V至+0.5 V
电源电压差 (VDD至VSS)	−1.0 V至+17.0 V
参考地 (DUTGND至AGND)	−0.5 V至+0.5 V
VPLUS电源电压 (VPLUS至PGND)	−0.5 V至+19.0 V
供电顺序或压降条件 ¹	
输入/输出电压	
模拟输入共模电压	VSS至VDD
DUTx输出短路电压 ²	−3.0 V至+8.0 V
高速输入电压绝对范围 ³	−0.5 V至V _{TTC} + 0.5 V
高速差分输入电压 ³	−1.0 V至+1.0 V
DUTx I/O引脚电流	
DCL最大短路电流 ⁴	±140 mA
温度	
工作温度 (结温)	125°C
存储温度范围	−65°C至+150°C

¹ 电源不得超过给定的额定值。
² R_{LOAD} = 0Ω, VDUTx连续短路条件 (VIH、VIL、VIT)，高阻，VCOM和箝位模式。
³ DAT, DAT, RCV, RCV, R_{SOURCE} = 0 Ω。
⁴ R_{LOAD} = 0Ω, VDUTx = −3 V至+8 V; DCL电流限制。连续短路条件。ADATE318 电流限制并能承受一次连续的短路故障。

注意，等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下，器件能够正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。

热阻

θ_{JA} 针对最差条件，即焊接在电路板上的器件为表贴封装。

表15. 热阻

封装类型	θ _{JA}			θ _{JC}	单位
气流	0	1	2		m/s
LFCSP	45	40	37	1	°C/W

表16. 测试等级说明

测试等级	描述
D	定义
S	设计验证仿真
P	100%生产测试
P _F	在生产测试期间进行过功能检查
C _T	在测试仪上测定
C _B	在试验台上测定

ESD警告



ESD（静电放电）敏感器件。带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

引脚配置和功能描述




图8. LFCSP引脚配置

表17. 引脚功能描述

引脚	引脚名称	描述
EP	裸露焊盘	裸露焊盘通过高阻抗内部连接至VSS（基板）。
1	VDD_THERM	温度传感器VDD电源。
2	PPMU_S1	PPMU外部检测连接，通道1。
3	THERM	温度传感器模拟输出。
4	DAT1	高速数据输入，通道1。
5	DAT1	高速数据输入负端，通道1。
6	NC	该引脚开放。内部不连接。
7	RCV1	高速接收输入，通道1。
8	RCV	高速接收输入负端，通道1。
9	SCAP1	PPMU外部补偿电容器，通道1。
10	FFCAPB1	PPMU外部前馈电容器引脚B，通道1。
11	FFCAPA1	PPMU外部前馈电容器引脚A，通道1。
12	CMPL1	高速比较器低输出，通道1。
13	CMPL1	高速比较器低输出负端，通道1。
14	VTTC1	比较器电源端接，通道1。
15	CMPH1	高速比较器高输出负端，通道1。
16	CMPH1	高速比较器高输出，通道1。
17	PGND	电源地。
18	VDD	VDD电源。
19	VSS	VSS电源。
20	PPMU_CMPH1	PPMUGo/No-Go比较器高输出，通道1。
21	AGND	模拟地。
22	AGND	模拟地。
23	PPMU_CMPL1	PPMUGo/No-Go比较器低输出，通道1。

引脚	引脚名称	描述
24	PPMU_MEAS1	PPMU模拟测量输出，通道1。
25	DGND	数字逻辑地。
26	DUTGND	DUT地检测输入。
27	ALARM	故障警报开漏输出。
28	VSS	VSS电源。
29	DGND	数字逻辑地。
30	CS	串行可编程接口(SPI)片选输入（低电平有效）。
31	BUSY	串行可编程接口(SPI)繁忙输出（低电平有效）。
32	SDO	串行可编程接口(SPI)串行数据输出。
33	SCLK	串行可编程接口(SPI)时钟输入。
34	SDI	串行可编程接口(SPI)串行数据输入。
35	VCC	VCC电源。
36	VDD	VDD电源。
37	RST	复位输入（低电平有效）。
38	VREF	DAC精度+5.0 V基准输入。
39	VREFGND	DAC精度+0.0 V基准输入。
40	PPMU_MEAS0	PPMU模拟测量输出，通道0。
41	PPMU_CMPL0	PPMUGo/No-Go比较器低输出，通道0。
42	AGND	模拟地。
43	AGND	模拟地。
44	PPMU_CMPH0	PPMUGo/No-Go比较器高输出，通道0。
45	VSS	VSS电源。
46	VDD	VDD电源。
47	PGND	电源地。
48	CMPH0	高速比较器高输出，通道0。
49	CMPH0	高速比较器高输出负端，通道0。
50	VTT0	比较器电源端接，通道0。
51	CMPL0	高速比较器低输出负端，通道0。
52	CMPL0	高速比较器低输出，通道0。
53	FFCAPA0	PPMU外部前馈电容器引脚A，通道0。
54	FFCAPB0	PPMU外部前馈电容器引脚B，通道0。
55	SCAP0	PPMU外部补偿电容器，通道0。
56	RCV0	高速接收输入负端，通道0。
57	RCV0	高速接收输入，通道0。
58	NC	该引脚开放。内部不连接。
59	DAT0	高速数据输入负端，通道0。
60	DAT0	高速数据输入，通道0。
61	HVOUT	VHH输出引脚
62	PPMU_S0	PPMU外部检测连接，通道0。
63	VPLUS	VPLUS电源。
64	VSS	VSS电源。
65	PMU_S0	系统PMU检测输入，通道0。
66	VDD	VDD电源。
67	VDDO0	VDD电源，驱动器输出级，通道0。
68	DUT0	DUT引脚，通道0。
69	VSSO0	VSS电源，驱动器输出级，通道0。
70	VSS	VSS电源。
71	PGND	电源地。
72	VDD	VDD电源。
73	VSS	VSS电源。
74	AGND	模拟地。

引脚	引脚名称	描述
75	VSS	VSS电源。
76	VDD	VDD电源。
77	PGND	电源地。
78	VSS	VSS电源。
79	VSSO1	VSS电源，驱动器输出级，通道1。
80	DUT1	DUT引脚，通道1。
81	VDDO1	VDD电源，驱动器输出级，通道1。
82	VDD	VDD电源。
83	PMU_S1	系统PMU检测输入，通道1。
84	VSS	VSS电源。

典型性能参数




图9. 驱动器小信号响应, $V_{IH} = 0.2\text{ V}$, 0.5 V ,
 $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图12. 100 MHz驱动器响应, $V_{IH} = 1.0\text{ V}$, 2.0 V ,
 3.0 V ; $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图10. 驱动器大信号响应, $V_{IH} = 1.0\text{ V}$, 2.0 V , 3.0 V ;
 $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图13. 300 MHz驱动器响应, $V_{IH} = 1.0\text{ V}$, 2.0 V , 3.0 V ;
 $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图11. 驱动器大信号响应, $V_{IH} = 1.0\text{ V}$, 3.0 V , 5.0 V ;
 $V_{IL} = 0.0\text{ V}$, 50Ω 末端接




图14. 400 MHz驱动器响应, $V_{IH} = 0.5\text{ V}$, 1.0 V , 2.0 V , 3.0 V ;
 $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图15. 600 MHz驱动器响应, $V_{IH} = 0.5\text{ V}$, 1.0 V , 2.0 V ;
 $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图18. 驱动器有效(V_{IH}/V_{IL})进出 V_{TERM} 跃迁; $V_{IH} = 3.0\text{ V}$,
 $V_{IT} = 1.5\text{ V}$; $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图16. 驱动器有效(V_{IH}/V_{IL})进出 V_{TERM} 跃迁;
 $V_{IH} = 1.0\text{ V}$, $V_{IT} = 0.5\text{ V}$; $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图19. 驱动器Trailing Edge时间误差与脉冲宽度, $V_{IH} = 0.2\text{ V}$;
 $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图17. 驱动器有效(V_{IH}/V_{IL})进出 V_{TERM} 跃迁;
 $V_{IH} = 2.0\text{ V}$, $V_{IT} = 1.0\text{ V}$; $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图20. 驱动器Trailing Edge时间误差与脉冲宽度,
 $V_{IH} = 0.5\text{ V}$; $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图21. 驱动器Trailing Edge时间误差与脉冲宽度,
 $V_{IH} = 1.0\text{ V}$; $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图24. 驱动器 V_{IH} 线性误差




图22. 驱动器Trailing Edge时间误差与脉冲宽度,
 $V_{IH} = 2.0\text{ V}$; $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图25. 驱动器 V_{IL} 线性误差




图23. 驱动器Trailing Edge时间误差与脉冲宽度,
 $V_{IH} = 3.0\text{ V}$; $V_{IL} = 0.0\text{ V}$, 50Ω 端接




图26. 驱动器 V_{IT} 线性误差




图27. 驱动器交互作用误差 V_{IH} 与 V_{IL} , $V_{IH} = +6.5\text{ V}$, V_{IL} 扫描范围为 -1.5 V 至 $+6.5\text{ V}$




图30. 驱动器输出阻抗与输出电流




图28. 驱动器交互作用误差 V_{IL} 与 V_{IH} , $V_{IL} = -1.5\text{ V}$, V_{IH} 扫描范围为 -1.5 V 至 $+6.5\text{ V}$




图31. 驱动器输出电流限制; 驱动器编程为 -1.5 V , V_{DUT} 扫描范围为 -1.5 V 至 $+6.5\text{ V}$




图29. 驱动器交互作用误差 V_{IT} 与 V_{IH} , $V_{IT} = +1.0\text{ V}$, V_{IH} 扫描范围为 -1.5 V 至 $+6.5\text{ V}$




图32. 驱动器输出电流限制。驱动器编程为 6.5 V , V_{DUT} 扫描范围为 -1.5 V 至 $+6.5\text{ V}$




图33. HVOUT瞬态响应, VHH = 13.5 V




图36. HVOUT VHH线性误差




图34. HVOUT VIH线性误差




图37. HVOUT VHH输出电流限制, VHH = 5.9 V,
HVOUT扫描范围为5.9 V至13.5 V

图35. HVOUT VIL线性误差

图38. HVOUT VHH输出电流限制, VHH = 13.5 V,
HVOUT扫描范围为5.9 V至13.5 V




图39. HVOUT VIL输出电流限制; $V_{IL} = -0.1\text{ V}$,
HVOUT扫描范围为 -0.1 V 至 6.0 V




图42. 正常窗口比较器shmoo图; 1.0 V 摆幅,
 50Ω 端接, 200 ps (20%至80%)




图40. HVOUT VIH输出电流限制; $V_{IH} = 6.0\text{ V}$,
HVOUT扫描范围为 -0.1 V 至 6.0 V




图43. 正常窗口比较器Trailing Edge时间误差与输入脉冲宽度的
关系; 50Ω 端接, 1.0 V 摆幅, 200 ps (20%至80%)




图41. 正常窗口比较器shmoo图; 1.0 V 摆幅,
 50Ω 端接, 200 ps (20%至80%)




图44. 正常窗口比较器输入跃迁时间
(20%/80%), 50Ω 端接




图45. 比较器输出波形




图48. PPMU Go/No-Go比较器线性误差




图46. 正常窗口比较器阈值线性误差




图49. 差分比较器CMR误差





图47. 差分比较器阈值线性误差

图50. 进/出驱动器的有源负载响应, $V_{IL} = 0\text{ V}$, 50Ω 端接, $I_{OL} = 25\text{ mA}$, $V_{COM} = 2\text{ V}$




图51. 有源负载换向响应, $V_{COM} = 2.0$ V, $I_{OH} = I_{OL} = 25$ mA




图54. 有源负载 I_{OL} 线性误差




图52. 有源负载 I_{OH} 线性误差




图55. 低泄漏模式下的 $DUTx$ 引脚泄漏




图53. 有源负载 V_{COM} 线性误差




图56. 高阻模式下 $DUTx$ 引脚泄漏




图57. 典型的DUTGND转换函数电压误差, 驱动低VIL = 0 V




图60. PPMU范围B电流驱动线性误差




图58. PPMU电压驱动线性误差, 所有范围




图61. PPMU范围C电流驱动线性误差




图59. PPMU范围A电流驱动线性误差




图62. PPMU范围D电流驱动线性误差




图63. PPMU范围E电流驱动线性误差




图66. -2.0 V条件下的PPMU电压驱动范围B顺从电压误差与输出电流的关系，内部检测




图64. -2.0 V条件下的PPMU电压驱动范围A顺从电压误差与输出电流的关系，内部检测




图67. +6.5 V条件下的PPMU电压驱动范围B顺从电压误差与输出电流的关系，内部检测




图65. +5.75 V条件下的PPMU电压驱动范围A顺从电压误差与输出电流的关系，内部检测




图68. -40 mA条件下的PPMU电流驱动范围A顺从电流误差与输出电压的关系




图69.+40 mA条件下的PPMU电流驱动范围A顺从电流误差与输出电压的关系




图72. -2 μA 条件下的PPMU电流驱动范围E顺从电流误差与输出电压的关系




图70. -1 mA条件下的PPMU电流驱动范围B顺从电流误差与输出电压的关系




图73. +2 μA 条件下的PPMU电流驱动范围E顺从电流误差与输出电压的关系




图71.+1 mA条件下的PPMU电流驱动范围B顺从电流误差与输出电压的关系




图74.PPMU电压驱动输出电流限制范围A, $FV = -2.0$ V, V_{DUT} 扫描范围为-2.0 V至+6.5 V




图75.PPMU电压驱动输出电流限制范围A, $FV = +6.5V$, V_{DUT} 扫描范围为-2.0 V至+6.5 V




图78.PPMU范围B测量电压线性误差




图76.PPMU电压驱动输出电流限制范围E, $FV = -2.0V$, V_{DUT} 扫描范围为-2.0 V至+6.5 V




图79.PPMU范围B测量电流线性误差




图77.PPMU电压驱动输出电流限制范围E, $FV = +6.5V$, V_{DUT} 扫描范围为-2.0 V至+6.5 V




图80.PPMU测量电流CMR误差, (FVMI), 源电流0.5 mA




图81.反射箱位VCL线性误差




图84.PPMU电压箱位VCH线性误差




图82.反射箱位VCH线性误差




图85.VCL反射箱位电流限制: $V_{CH} = 6\text{ V}$, $V_{CL} = 5\text{ V}$, V_{DUT} 扫描范围为 -2.0 V 至 $+5.0\text{ V}$ 

图83.PPMU电压箱位VCL线性误差

图86.VCH反射箱位电流限制: $V_{CH} = 0\text{ V}$, $V_{CL} = -2\text{ V}$, V_{DUT} 扫描范围为 -2.0 V 至 $+5.0\text{ V}$




图87.驱动器偏置误差与驱动器CLC设置的关系




图90.正常窗口比较器迟滞转换功能




图88.正常窗口比较器偏置误差与CLC设置的关系




图91.差分比较器迟滞转换功能




图89.差分比较器偏置误差与CLC设置的关系










图92.驱动器眼图, 400 Mbps, PRBS31, VIH = 1 V, VIL = 0 V

图93.驱动器眼图, 800 Mbps, PRBS31; $V_{IH} = 1\text{ V}$, $V_{IL} = 0\text{ V}$ 图96.驱动器眼图, 1600 Mbps, PRBS31; $V_{IH} = 2\text{ V}$, $V_{IL} = 0\text{ V}$ 图94.驱动器眼图, 800 Mbps, PRBS31; $V_{IH} = 2\text{ V}$, $V_{IL} = 0\text{ V}$ 图97.驱动器眼图, 2000 Mbps, PRBS31; $V_{IH} = 1\text{ V}$, $V_{IL} = 0\text{ V}$ 图95.驱动器眼图, 1600 Mbps, PRBS31;
 $V_{IH} = 1\text{ V}$, $V_{IL} = 0\text{ V}$ 图98.驱动器眼图, 2000 Mbps, PRBS31;
 $V_{IH} = 2\text{ V}$, $V_{IL} = 0\text{ V}$




图99. 驱动进/出高阻的瞬态, $V_{IH} = 1\text{ V}$, $V_{IL} = -1\text{ V}$, 50Ω 端接




图102. 驱动器0.2 V响应与CLC设置




图100. 驱动进/出有源负载的瞬态, $V_{IL} = V_{IH} = 0\text{ V}$, $IOH = IOL = 0\text{ V}$




图103. 驱动器1 V响应与CLC设置




图101. 驱动进/出高阻的瞬态, $V_{IL} = V_{IH} = 0\text{ V}$, 50Ω 端接




图104. 驱动器3 V响应与CLC设置




图105.PPMU瞬态响应, FI范围A, 满量程跃迁,
未校准, $C_{LOAD} = 200 \text{ pF}$, $R_{LOAD} = 120 \Omega$




图108.PPMU瞬态响应, FV范围A, 0 V至5 V,
未校准, $C_{LOAD} = 200 \text{ pF}$




图106.PPMU瞬态响应, FI范围B, 满量程跃迁,
未校准, $C_{LOAD} = 200 \text{ pF}$, $R_{LOAD} = 1.5 \text{ k}\Omega$




图109.PPMU瞬态响应, FV范围A, 0 V至0.5 V,
未校准, $C_{LOAD} = 200 \text{ pF}$




图107.PPMU瞬态响应, FI范围C, 满量程跃迁,
未校准, $C_{LOAD} = 200 \text{ pF}$, $R_{LOAD} = 15 \text{ k}\Omega$




图110.PPMU瞬态响应, FV范围C, 0 V至0.5 V,
未校准, $C_{LOAD} = 200 \text{ pF}$




图111.PPMU瞬态响应, FV范围A, 0 V至0.5 V,
未校准, $C_{LOAD} = 2000\text{ pF}$




图112.PPMU瞬态响应, FV范围C, 0 V至0.5 V,
未校准, $C_{LOAD} = 2000\text{ pF}$

SPI 互连详解




图113.具有共享SDO线路的多个SPI器件

09530-003

SPI $\overline{\text{BUSY}}$ 引脚的使用

将任何有效的SPI指令写入ADATE318后， $\overline{\text{BUSY}}$ 引脚变成置位，指示DAC更新和校准引擎处于繁忙状态。 $\overline{\text{BUSY}}$ 引脚为开漏型输出，能从VCC电源吸收至少5 mA的电流。作为开漏型输出，它可以wire-or模式与许多其他类似的开漏装置共线。在这种情况下，用户有责任确定哪个器件指示繁忙状态，或者等待共享线路上的所有器件不再繁忙为止。建议将 $\overline{\text{BUSY}}$ 引脚通过外部1kΩ上拉电阻连接到VCC。

在 $\overline{\text{CS}}$ 引脚随后置位之前，没有必要等待 $\overline{\text{BUSY}}$ 释放。这不是 $\overline{\text{BUSY}}$ 引脚的目的所在。只要符合 $\overline{\text{CS}}$ 前次释放之后的最小SCLK周期数（由 t_{CSAM} 参数设定）， $\overline{\text{CS}}$ 引脚就可以再次置位，以便后续执行SPI操作。从复位请求恢复（通过 $\overline{\text{RST}}$ 引脚硬件置位或软件设置内部SPI_RESET控制位）是唯一例外，除此以外，在ADATE318正常工作过程中，用户都不需要在 $\overline{\text{CS}}$ 置位以进行另一项SPI操作之前等待 $\overline{\text{BUSY}}$ 释放。对 $\overline{\text{CS}}$ 置位的唯一要求是 t_{CSAM} 参数必须按照图4和表13的方式定义。

然而，非常重要的一点是，只要 $\overline{\text{BUSY}}$ 引脚状态保持有效，SCLK就需要继续提供用于芯片操作。该最小时间段由 t_{BUSW} 参数定义（见图4、图6、图7和表18）。如果SCLK没有在 t_{BUSW} 参数指定的时间内保持有效，则内部处理器待处理的操作可能无法完全完成，或者更糟糕的是，这些操作可能以不正确的方式完成。在任一种情况下，ADATE318都可能发生临时故障。

在引脚电子功能正常工作期间，在ADATE318释放 $\overline{\text{BUSY}}$ 引脚之后，可以再次停止SCLK，防止无用数字噪声耦合到模拟电

平中。在每种情况下（复位恢复也不例外）， $\overline{\text{BUSY}}$ 引脚的作用均是通知外部测试处理器，可以再次安全地停止输入ADATE318的SCLK信号。如前所述，当 $\overline{\text{BUSY}}$ 有效时延长SCLK的运行时间根本不是问题，只是有可能将无用的数字开关噪声添加到模拟引脚电子电路上。

虽然 $\overline{\text{BUSY}}$ 周期(t_{BUSW})的长度随上一个SPI指令而变化，但却是确定性的。参数 t_{BUSW} 仅取决于诸如此类因素：前一指令是否涉及写入一个或多个DAC地址，如果是，涉及多少个通道，是否已使能校准功能等。表18以每个可能的SPI指令场景的上升沿SCLK周期为单位，描述了 t_{BUSW} 周期的准确长度，以及从 $\overline{\text{RST}}$ 引脚复位恢复。

由于 t_{BUSW} 是确定性的，因此可以预先预测完成任何给定SPI指令所需要的最小上升沿SCLK周期数。这样就有可能操作ADATE318，而不需要监控 $\overline{\text{BUSY}}$ 引脚的状态。对于不可能也不需要监控引脚的应用，可以使用表18中的信息，确保提供最小周期数，取代在释放 $\overline{\text{CS}}$ 或复位之后监控 $\overline{\text{BUSY}}$ 的必要。所有DAC地址都已分配给从0x00到0x0F的连续地址块；因此，可以在外部测试处理器内解码该信息，以便通过软件指示，根据表18中列出的情形，可能需要增加SCLK周期。不涉及这些地址的所有其他操作仅需要由 t_{CSAM} 确定的标准时钟周期数。然而，如上所述，极其重要的是，对于表18中列出的每一种SPI指令情形，在释放 $\overline{\text{CS}}$ 后务必满足 t_{BUSW} 定义的上升沿SCLK周期最低数量要求，确保ADATE318能正常运行。

表18. $\overline{\text{BUSY}}$ 最低SCLK周期要求

SPI指令类型	校准引擎 ¹	最大 t_{BUSW} （SCLK周期）
释放异步复位引脚（硬件复位）之后	X	64
在SPI_RESET控制位置位（软件复位）之后	X	64
无操作(NOP)指令	X	3
对任何有效ADATE318地址和/或通道的读取请求(0x00 – 0x7F)	X	3
对大于等于0x10的任何有效ADATE318地址的单/双通道写入请求	X	3
对任何DAC的单通道写入请求(ADDR 0x01 – ADDR 0x0E)	禁用	10
对任何DAC的双通道写入请求(ADDR 0x01 – ADDR 0x0E)	禁用	16
对任何DAC的单通道写入请求(ADDR 0x01 – ADDR 0x0E)	使能	20
对任何DAC的双通道写入请求(ADDR 0x01 – ADDR 0x0E)	使能	26

¹ X = 无关。

复位顺序与RST引脚

上电后ADATE318的内部状态不确定。因此，一旦电源稳定下来，就必须执行完整的复位顺序。而且， $\overline{\text{RST}}$ 引脚必须在上电顺序之前和期间保持在置位状态，并且只有在已知所有电源稳定后才能释放。

ADATE318有一个低电平有效引脚($\overline{\text{RST}}$)，用于异步启动复位顺序。通过写入SPI控制寄存器中的SPI_RESET位(SPI 0x12[0] (见图13))，也可以在SPI软件的控制下启动软复位顺序。在软复位的情况下，复位程序在 $\overline{\text{CS}}$ 释放后的第一个SCLK上升沿启动，具体取决于正常建立时间和保持时间。某些操作在复位请求启动后立即执行，而其他操作则需要SCLK。

无论SCLK是否有效，只要检测到复位请求，就会发生以下异步操作：

- 置位 $\overline{\text{BUSY}}$ 引脚
- 驱动所有控制寄存器进入由控制寄存器定义规定的默认复位状态
- 清除所有校准寄存器,使其进入校准寄存器定义中规定的默认复位状态
- 覆盖所有DAC输出电压并驱动施加模拟电平至 V_{DUTGND}
- 禁用DCL和PPMU；打开系统PMU开关
- 将DUT0和DUT1引脚软连接到 V_{DUTGND} (见图114)

器件会无限期地保持在该静态复位状态，直到复位顺序的时钟部分在 $\overline{\text{RST}}$ 释放后的第一个SCLK上升沿(异步复位)开始，或者在 $\overline{\text{CS}}$ 释放后的第二个SCLK上升沿(软复位)开始。无论如何启动复位顺序，复位顺序的时钟部分都需要64个SCLK周期才能完成运行，并且 $\overline{\text{BUSY}}$ 引脚保持置位直到收到这些时钟周期为止。下列操作发生在复位顺序时钟部分持续期间：

- 完成内部SPI控制器初始化
- 将适当的值写入特定的DAC X2寄存器 (见表19)
- 用100C阈值使能温度警报；禁用PPMU和过压检测(OVD)警报

SCLK的第64个上升沿会释放 $\overline{\text{BUSY}}$ 并启动大约持续3 μs 的自定时DAC去毛刺周期。一旦去毛刺电路超时，DAC电压就会开始变化，然后它们额外需要10 μs 才能建立最终值。因此，完整复位顺序需要大约15 μs ，其中，1.28 μs (64个周期x 20ns) 用于复位状态机，3 μs 用于DAC去毛刺，另外10 μs 用于建立最终值。




图114. DUTx到VDUTGND软连接细节

SPI 寄存器定义和存储器映射




图115. SPI字定义

表19. SPI寄存器存储器映射

CH[1:0] ^{1, 2}	ADDR[6:0]	R/W ¹	DATA[15:0] ^{1, 3}	寄存器描述	复位值 ¹
XX	0x00	X	XXXX	无操作(NOP)	XXXX
CC	0x01	R/W	DDDD	VIH DAC电平 (复位值= 0.0 V)	0x4000
CC	0x02	R/W	DDDD	VIT/VCOM DAC电平 (复位值= 0.0 V)	0x4000
CC	0x03	R/W	DDDD	VIL DAC电平 (复位值= 0.0 V)	0x4000
CC	0x04	R/W	DDDD	VOH DAC电平 (复位值= +0.5 V)	0x4CCC
CC	0x05	R/W	DDDD	VOL DAC电平 (复位值= -0.5 V)	0x3333
CC	0x06	R/W	DDDD	VCH DAC电平 (复位值= +7.5 V)	0xFFFF
CC	0x07	R/W	DDDD	VCL DAC电平 (复位值= -2.5 V)	0x0000
CC	0x08	R/W	DDDD	VIOH DAC电平 (复位值=50μA)	0x4040
CC	0x09	R/W	DDDD	VIOL DAC电平 (复位值=50μA)	0x4040
CC	0x0A	R/W	DDDD	PPMU DAC电平 (复位值= 0.0 V)	0x4000
01	0x0B	R/W	DDDD	VHH DAC电平 (复位值= 0.0 V)	0x2666
01	0x0C	R/W	DDDD	OVDH DAC电平 (复位值= +7.5 V)	0xFFFF
01	0x0D	R/W	DDDD	OVDL DAC电平 (复位值= -2.5 V)	0x0000
01	0x0E	R/W	DDDD	备用DAC电平 (复位值= 0.0 V)	0x4000
XX	0x0F	X	XXXX	保留	XXXX
XX	0x10	X	XXXX	无操作(NOP)	XXXX
CC	0x11	R/W	DDDD	DAC控制寄存器	0x0000
01	0x12	R/W	DDDD	SPI控制寄存器	0x0000
XX	0x13至0x17	X	XXXX	保留	XXXX
01	0x18	R/W	DDDD	VHH控制寄存器	0x0000
CC	0x19	R/W	DDDD	DCL控制寄存器	0x0080
CC	0x1A	R/W	DDDD	PPMU控制寄存器	0x0000
CC	0x1B	R/W	DDDD	PPMU MEAS控制寄存器	0x0000
CC	0x1C	R/W	DDDD	CMP控制寄存器	0x07FE
CC	0x1D	R/W	DDDD	ALARM屏蔽寄存器	0x0045
CC	0x1E	R	DDDD	ALARM状态寄存器	0x0000
CC	0x1F	R/W	DDDD	CLC控制寄存器	0x0000
XX	0x20	X	XXXX	无操作(NOP)	XXXX
CC	0x21	R/W	DDDD	VIH (驱动器) m系数	0xFFFF
CC	0x22	R/W	DDDD	VIT (驱动器) m系数	0xFFFF
CC	0x23	R/W	DDDD	VIL (驱动器) m系数	0xFFFF
CC	0x24	R/W	DDDD	VOH (正常窗口比较器) m系数	0xFFFF

CH[1:0] ^{1,2}	ADDR[6:0]	R/W ¹	DATA[15:0] ^{1,3}	寄存器描述	复位值 ¹
CC	0x25	R/W	DDDD	VOL (正常窗口比较器) m系数	0xFFFF
CC	0x26	R/W	DDDD	VCH (反射箝位) m系数	0xFFFF
CC	0x27	R/W	DDDD	VCL (反射箝位) m系数	0xFFFF
CC	0x28	R/W	DDDD	VIOH (有源负载) m系数	0xFFFF
CC	0x29	R/W	DDDD	VIOL (有源负载) m系数	0xFFFF
CC	0x2A	R/W	DDDD	PPMU (PPMU电压驱动) m系数	0xFFFF
01	0x2B	R/W	DDDD	VHH (HVOUT) m系数	0xFFFF
01	0x2C	R/W	DDDD	OVDH (过压) m系数	0xFFFF
01	0x2D	R/W	DDDD	OVDL (过压) m系数	0xFFFF
01	0x2E	R/W	DDDD	备用DAC m系数	0xFFFF
XX	0x2F	X	XXXX	保留	XXXX
XX	0x30	X	XXXX	无操作(NOP)	XXXX
CC	0x31	R/W	DDDD	VIH (驱动器) c系数	0x8000
CC	0x32	R/W	DDDD	VIT (驱动器) c系数	0x8000
CC	0x33	R/W	DDDD	VIL (驱动器) c系数	0x8000
CC	0x34	R/W	DDDD	VOH (正常窗口比较器) c系数	0x8000
CC	0x35	R/W	DDDD	VOL (正常窗口比较器) c系数	0x8000
CC	0x36	R/W	DDDD	VCH (反射箝位) c系数	0x8000
CC	0x37	R/W	DDDD	VCL (反射箝位) c系数	0x8000
CC	0x38	R/W	DDDD	VIOH (有源负载) c系数	0x8000
CC	0x39	R/W	DDDD	VIOL (有源负载) c系数	0x8000
CC	0x3A	R/W	DDDD	PPMU (PPMU电压驱动) c系数	0x8000
01	0x3B	R/W	DDDD	VHH (HVOUT) c系数	0x8000
01	0x3C	R/W	DDDD	OVDH (过压) c系数	0x8000
01	0x3D	R/W	DDDD	OVDL (过压) c系数	0x8000
01	0x3E	R/W	DDDD	备用DAC c系数	0x8000
XX	0x3F	X	XXXX	保留	XXXX
XX	0x40	X	XXXX	无操作(NOP)	XXXX
01	0x41	R/W	DDDD	VIH (HVOUT) m系数	0xFFFF
CC	0x42	R/W	DDDD	VCOM (有源负载) m系数	0xFFFF
01	0x43	R/W	DDDD	VIL (HVOUT) m系数	0xFFFF
01	0x44	R/W	DDDD	VOH (差分比较器) m系数	0xFFFF
CC	0x45	R/W	DDDD	VOH (PPMU测量电压) m系数	0xFFFF
CC	0x46	R/W	DDDD	VOH (PPMU测量电流, 范围A) m系数	0xFFFF
CC	0x47	R/W	DDDD	VOH (PPMU测量电流, 范围B) m系数	0xFFFF
CC	0x48	R/W	DDDD	VOH (PPMU测量电流, 范围C) m系数	0xFFFF
CC	0x49	R/W	DDDD	VOH (PPMU测量电流, 范围D) m系数	0xFFFF
CC	0x4A	R/W	DDDD	VOH (PPMU测量电流, 范围E) m系数	0xFFFF
01	0x4B	R/W	DDDD	VOL (差分比较器) m系数	0xFFFF
CC	0x4C	R/W	DDDD	VOL (PPMU测量电压) m系数	0xFFFF
CC	0x4D	R/W	DDDD	VOL (PPMU测量电流, 范围A) m系数	0xFFFF
CC	0x4E	R/W	DDDD	VOL (PPMU测量电流, 范围B) m系数	0xFFFF
CC	0x4F	R/W	DDDD	VOL (PPMU测量电流, 范围C) m系数	0xFFFF
CC	0x50	R/W	DDDD	VOL (PPMU测量电流, 范围D) m系数	0xFFFF
CC	0x51	R/W	DDDD	VOL (PPMU测量电流, 范围E) m系数	0xFFFF
CC	0x52	R/W	DDDD	VCH (PPMU) m系数	0xFFFF
CC	0x53	R/W	DDDD	VCL (PPMU) m系数	0xFFFF
CC	0x54	R/W	DDDD	PPMU电流驱动, 范围A m系数	0xFFFF
CC	0x55	R/W	DDDD	PPMU电流驱动, 范围B m系数	0xFFFF
CC	0x56	R/W	DDDD	PPMU电流驱动, 范围C m系数	0xFFFF
CC	0x57	R/W	DDDD	PPMU电流驱动, 范围D m系数	0xFFFF
CC	0x58	R/W	DDDD	PPMU电流驱动, 范围E m系数	0xFFFF
01	0x59	R/W	DDDD	VIH (HVOUT) c系数	0x8000
CC	0x5A	R/W	DDDD	VCOM (有源负载) c系数	0x8000
01	0x5B	R/W	DDDD	VIL (HVOUT) c系数	0x8000
01	0x5C	R/W	DDDD	VOH (差分比较器) c系数	0x8000
CC	0x5D	R/W	DDDD	VOH (PPMU测量电压) c系数	0x8000

CH[1:0] ^{1, 2}	ADDR[6:0]	R/W ¹	DATA[15:0] ^{1, 3}	寄存器描述	复位值 ¹
CC	0x5E	R/W	DDDD	VOH (PPMU测量电流) c系数	0x8000
XX	0x5F至0x62	X	XXXX	保留	XXXX
01	0x63	R/W	DDDD	VOL (差分比较器) c系数	0x8000
CC	0x64	R/W	DDDD	VOL (PPMU测量电压) c系数	0x8000
CC	0x65	R/W	DDDD	VOL (PPMU测量电流) c系数	0x8000
XX	0x66至0x69	X	XXXX	保留	XXXX
CC	0x6A	R/W	DDDD	VCH (PPMU) c系数	0x8000
CC	0x6B	R/W	DDDD	VCL (PPMU) c系数	0x8000
CC	0x6C	R/W	DDDD	PPMU电流驱动c系数	0x8000
XX	0x6D至0x70	X	XXXX	保留	XXXX

¹ X = 无关。
² CC对应于通道地址位，表示每个通道都有专用的寄存器空间。
³ DDDD代表数据。

控制寄存器详解

所有寄存器中的保留位都未定义。有时候可能存在实际（但未用）的存储器位，有时候则不存在。写操作无效。读取操作会导致无意义但确定性的数据。

任何保留位或寄存器的任何SPI读操作都会产生未知但确定性的回读值。

对仅在通道0上定义的控制位或控制寄存器的任何SPI写操作都必须至少寻址至通道0。任何仅寻址至通道1的写操作都将被忽略。此外，任何同时寻址至通道0和通道1的写操作（作为多通道写操作）的执行方式均与仅寻址至通道0的写操作相同。寻址至未定义的通道1控制位或控制寄存器的数据将被忽略。






图116. DAC控制寄存器(ADDR = 0x11)

09530-012




09530-013

图117. SPI控制寄存器(ADDR = 0x12)




09530-014

图118. VHH控制寄存器(ADDR = 0x18)有效真值表



09530-015

图119. DCL控制寄存器(ADDR = 0x19)



09530-016

图120. PPMU控制寄存器(ADDR = 0x1A)




图121. PPMU MEAS控制寄存器(ADDR = 0x1B)





图122. CMP控制寄存器(ADDR = 0x1C)



09530-019

图123. Alarm Mask寄存器(ADDR = 0x1D)




图124. 警报状态寄存器(ADDR = 0x1E) (只读)

09530-020




图125. CLC控制寄存器(ADDR = 0x1F)

09530-021

DACs 电平设置

DAC更新模式

ADATE318集成了24个16bit电平设置DAC, 分为两个通道组, 每组12个DAC。表19列出了DAC寄存器与引脚电子功能的详细映射关系。通过将数据写入相应的SPI寄存器地址和通道, 可以对每个DAC进行编程。

ADATE318提供两种更新DAC模拟电平的方法: DAC立即更新模式和DAC延迟更新模式。在释放与对DAC地址的任何有效SPI写操作相关联的 $\overline{\text{CS}}$ 引脚时, 对模拟电平的更新可能立即开始¹, 也可以延迟, 具体取决于DAC控制寄存器中的DAC_LOAD_MODE控制位的状态 (SPI ADDR 0x11 [1] (见图116))。可以为每个通道组独立选择DAC更新模式。

如果给定通道组的DAC_LOAD_MODE控制位清零, 则分配给该通道的DAC将处于DAC立即更新模式。写入该通道的任何DAC都会导致相应的模拟电平在相关 $\overline{\text{CS}}$ 释放后立即更新。由于所有模拟电平都按通道进行更新, 因此进入该通道队列的, 先前待处理的任何DAC写操作 (在延迟更新模式下) 也会在此时更新。如果DAC写操作在延迟更新模式下进入该通道的队列, 并且随后, 在通过写入相应的DAC_LOAD软引脚更新模拟电平之前, 将DAC_LOAD_MODE位更改为立即更新模式, 就会出现这种情况。进入队列数据不会丢失。注意, 写入DAC_LOAD软引脚对立即更新模式没有影响。

如果给定通道的DAC_LOAD_MODE控制位置1, 分配给该通道的DAC将处于延迟更新模式。对该通道任何DAC的写操作只会使DAC数据进入该通道的队列。对进入队列的DAC电平的模拟更新推迟到相应的DAC_LOAD软引脚置1 (SPI ADDR 0x11 [2] (见图116))。DAC延迟更新模式结合相应的DAC_LOAD软引脚提供一种方式, 预先对所有DAC电平进行写操作, 使其进入给定通道组的队列, 然后使用单个SPI命令进行同步更新所有模拟电平。

某些引脚电子功能, 如VHH、OVDH、OVDL和备用DAC, 并不完全适合特定的通道库。但它们必须作为其所属通道库的一部分进行更新, 具体分配关系如表19所示。

ADATE318提供了一项功能, 其中, 单个SPI写操作可以同时寻址两个通道 (见图115)。此功能使得可能出现这样一种情况: SPI写操作可以同时寻址两个通道上的相应DAC, 即使这

些通道可能配置有不同的DAC更新模式。在这种情况下, 该器件的行为符合预期。例如, 如果两个通道都处于立即更新模式, 则两个通道库的模拟电平更新会在 $\overline{\text{CS}}$ 引脚相关释放操作之后开始。如果两个通道都处于延迟更新模式, 则两个通道的模拟电平更新都会延迟, 直到相应的DAC_LOAD位置1。如果一个通道处于延迟更新模式, 另一个通道处于立即更新模式, 则前一个通道会推迟模拟更新, 直到写入相应的DAC_LOAD位, 后一个通道会在 $\overline{\text{CS}}$ 引脚相关释放操作之后立即开始模拟更新。

提供周期约为3 μs 的片上去毛刺电路, 以防止在处理模拟更新时发生DAC到DAC的串扰。每个芯片仅提供一个去毛刺电路, 它必须同时在所有物理DAC (两组通道) 上运行。在先前的更新操作完成之前启动模拟电平更新时, 可能重新触发去毛刺电路。在使用单个SPI命令进行双通道立即模式DAC写入操作的情况下, 去毛刺电路会在数据加载到两个DAC通道后触发一次。DAC输出端的模拟跃迁直到去毛刺电路超时才会开始, 如有高精度要求则在3 μs 去毛刺间隔结束后额外增加7 μs 时间才可以最终建立。释放关联 $\overline{\text{CS}}$ 后的总建立时间约为10 μs 。注意, 通过一个通道延长和连续重新触发去毛刺电路可能会导致另一个通道上模拟电平表面上的建立时间远远长于10 μs 的额定值。

典型的DAC更新顺序如图126所示, 其中两个立即更新DAC模式命令被直接连续写入。此示例展示了在尚未完成其去毛刺和建立顺序的先前更新命令之后写入DAC更新命令时会发生的情况。

OVDH DAC电平寻址建议顺序

要实现正确OVDH寻址, 首先将数据写入CH0位于SPI 0x0C处的OVDH DAC电平。如果处于DAC立即模式, 则在更新OVDH值之前, OVDH数据写操作之后必须是对CH1的SPI 0x11[2]地址执行的DAC_LOAD命令, 或者是对任何其他CH1 DAC数据地址的后续写操作。如果处于DAC延迟模式, 则在更新模拟OVDH值之前, OVDH DAC电平写操作之后必须是对CH1 (而非CH0) 的SPI 0x11[2]地址执行的DAC_LOAD命令。

¹ 模拟电平更新顺序的启动 (以及片上去毛刺电路的触发) 实际始于 $\overline{\text{CS}}$ 引脚相关释放操作四个SCLK循环之后。出于本次讨论需要, 我们假设开始时间与 $\overline{\text{CS}}$ 释放操作一致。




图126. SPI DAC写入和建立时间

M和C寄存器的寻址

有些DAC具有成对的m/c系数，这些系数根据其他寄存器的状态进行控制。表20详细说明了不同对的特定寄存器设置和寄存器地址（X = 无关紧要）。

表20. M寄存器与C寄存器的映射关系

SPI地址 (通道)	DAC 名称	功能（DAC用法） 描述	M 寄存器	C 寄存器	VHH_ ENABLE 0x18[0]	DMC_ ENABLE 0x1C[0]	LOAD_ ENABLEx 0x19[5]	PPMU_ POWERx 0x1A[15]	PPMU_ MEAS_VIx 0x1A[5]	PPMU_ FORCE_ Vix 0x1A[4]	PMU_ RANGEx (0x1A[3:1])
0x0D[0] 0x04[0]	OVDL VOH0	过压检测低电平	0x2D[0]	0x3D[0]	X	X	X	X	X	X	XXX
		NWC高电平，通道0	0x24[0]	0x34[0]	X	0	X	0	X	X	XXX
		DMC高电平	0x44[0]	0x5C[0]	X	1	X	0	X	X	XXX
		PPMUGo/No-Go MV高电平，通道0	0x45[0]	0x5D[0]	X	X	X	1	0	X	XXX
		PPMUGo/No-GoMI范围A高电平，通道0	0x46[0]	0x5E[0]	X	X	X	1	1	X	111
		PPMUGo/No-GoMI范围B高电平，通道0	0x47[0]	0x5E[0]	X	X	X	1	1	X	110
		PPMUGo/No-GoMI范围C高电平，通道0	0x48[0]	0x5E[0]	X	X	X	1	1	X	101
		PPMUGo/No-GoMI范围D高电平，通道0	0x49[0]	0x5E[0]	X	X	X	1	1	X	100
		PPMUGo/No-GoMI范围E高电平，通道0	0x4A[0]	0x5E[0]	X	X	X	1	1	X	0XX

SPI地址 (通道)	DAC 名称	功能 (DAC用法) 描述	M 寄存器	C 寄存器	VHH_ ENABLE 0x18[0]	DMC_ ENABLE 0x1C[0]	LOAD_ ENABLEx 0x19[5]	PPMU_ POWERx 0x1A[15]	PPMU_ MEAS_VIx 0x1A[5]	PPMU_ FORCE_VIx 0x1A[4]	PPMU_ RANGEx (0x1A[3:1])
0x05[0]	VOL0	NWC低电平, 通道0 DMC低电平 PPMUGo/No-Go MV低电平, 通道0 PPMUGo/No-Go MI范围A低电平, 通道0 PPMUGo/No-Go MI范围B低电平, 通道0 PPMUGo/No-Go MI范围C低电平, 通道0 PPMUGo/No-Go MI范围D低电平, 通道0 PPMUGo/No-Go MI范围E低电平, 通道0	0x25[0] 0x4B[0] 0x4C[0] 0x4D[0] 0x4E[0] 0x4F[0] 0x50[0] 0x51[0]	0x35[0] 0x63[0] 0x64[0] 0x65[0] 0x65[0] 0x65[0] 0x65[0] 0x65[0]	X X X X X X X X	0 1 X X X X X X	X X X X X X X X	0 0 1 1 1 1 1 1	X X 0 1 1 1 1 1	X X X X X X X X	XXX XXX XXX 111 110 101 100 0XX
0x08[0]	VIOH0	负载IOH电平, 通道0	0x28[0]	0x38[0]	X	X	X	X	X	X	XXX
0x09[0]	VIOL0	负载IOL电平, 通道0	0x29[0]	0x39[0]	X	X	X	X	X	X	XXX
0x02[0]	VIT0/ VCOM0	驱动端接电平, 通道0 负载换向电压, 通道0	0x22[0] 0x42[0]	0x32[0] 0x5A[0]	X X	X X	0 1	X X	X X	X X	XXX XXX
0x01[0]	VIH0	驱动高电平, 通道0 HVOUT驱动高电平, 通道0	0x21[0] 0x41[0]	0x31[0] 0x59[0]	0 1	X X	X X	X X	X X	X X	XXX XXX
0x03[0]	VILO	驱动低电平, 通道0 HVOUT驱动低电平, 通道0	0x23[0] 0x43[0]	0x33[0] 0x5B[0]	0 1	X X	X X	X X	X X	X X	XXX XXX
0x06[0]	VCH0	Ref箝位高电平, 通道0 PPMU箝位高电平, 通道0	0x26[0] 0x52[0]	0x36[0] 0x6A[0]	X X	X X	X X	0 1	X X	X X	XXX XXX
0x07[0]	VCL0	Ref箝位低电平, 通道0 PPMU箝位低电平, 通道0	0x27[0] 0x53[0]	0x37[0] 0x6B[0]	X X	X X	X X	0 1	X X	X X	XXX XXX
0x0A[0]	PPMU0	PPMU VIN FV电平, 通道0 PPMU VIN FI范围A 电平, 通道0 PPMU VIN FI范围B 电平, 通道0 PPMU VIN FI范围C 电平, 通道0 PPMU VIN FI范围D 电平, 通道0 PPMU VIN FI范围E 电平, 通道0	0x2A[0] 0x54[0] 0x55[0] 0x56[0] 0x57[0] 0x58[0]	0x3A[0] 0x6C[0] 0x6C[0] 0x6C[0] 0x6C[0] 0x6C[0]	X X X X X X	X X X X X X	X X X X X X	X X X X X X	X X X X X X	0 1 1 1 1 1	XXX 111 110 101 100 0XX
0x0B[0]	VHH	VHH电平	0x2B[0]	0x3B[0]	X	X	X	X	X	X	XXX
0x0C[0]	OVDH	过压检测高电平	0x2C[0]	0x3C[0]	X	X	X	X	X	X	XXX

SPI地址 (通道)	DAC 名称	功能 (DAC用法) 描述	M 寄存器	C 寄存器	VHH_ ENABLE 0x18[0]	DMC_ ENABLE 0x1C[0]	LOAD_ ENABLEx 0x19[5]	PPMU_ POWERx 0x1A[15]	PPMU_ MEAS_V1x 0x1A[5]	PPMU_ FORCE_V1x 0x1A[4]	PPMU_ RANGEx (0x1A[3:1])
0x04[1]	VOH1	NWC高电平, 通道1 PPMUGo/No-Go MV高电平, 通道1 PPMUGo/No-Go MI范围A高电平, 通道1 PPMUGo/No-Go MI范围B高电平, 通道1 PPMUGo/No-Go MI范围C高电平, 通道1 PPMUGo/No-Go MI范围D高电平, 通道1 PPMUGo/No-Go MI范围E高电平, 通道1	0x24[1] 0x45[1] 0x46[1] 0x47[1] 0x48[1] 0x49[1] 0x4A[1]	0x34[1] 0x5D[1] 0x5E[1] 0x5E[1] 0x5E[1] 0x5E[1] 0x5E[1]	X X X X X X X	X X X X X X X	X X X X X X X	0 1 1 1 1 1 1	X 0 1 1 1 1 1	X X X X X X X	XXX XXX 111 110 101 100 0XX
0x05[1]	VOL1	NWC低电平, 通道1 PPMUGo/No-Go MV低电平, 通道1 PPMUGo/No-Go MI范围A低电平, 通道1 PPMUGo/No-Go MI范围B低电平, 通道1 PPMUGo/No-Go MI范围C低电平, 通道1 PPMUGo/No-Go MI范围D低电平, 通道1 PPMUGo/No-Go MI范围E低电平, 通道1	0x25[1] 0x4C[1] 0x4D[1] 0x4E[1] 0x4F[1] 0x50[1] 0x51[1]	0x35[1] 0x64[1] 0x65[1] 0x65[1] 0x65[1] 0x65[1] 0x65[1]	X X X X X X X	X X X X X X X	X X X X X X X	0 1 1 1 1 1 1	X 0 1 1 1 1 1	X X X X X X X	XXX XXX 111 110 101 100 0XX
0x08[1]	VIOH1	负载IOH电平, 通道1	0x28[1]	0x38[1]	X	X	X	X	X	X	XXX
0x09[1]	VIOL1	负载IOL电平, 通道1	0x29[1]	0x39[1]	X	X	X	X	X	X	XXX
0x02[1]	VIT1/ VCOM1	驱动端接电平, 通道0 负载换向电压, 通道1	0x22[1] 0x42[1]	0x32[1] 0x5A[1]	X X	X X	0 1	X X	X X	X X	XXX XXX
0x01[1]	VIH1	驱动高电平, 通道1	0x21[1]	0x31[1]	X	X	X	X	X	X	XXX
0x03[1]	VIL1	驱动低电平, 通道1	0x23[1]	0x33[1]	X	X	X	X	X	X	XXX
0x06[1]	VCH1	Ref箝位高电平, 通道1 PPMU箝位高电平, 通道1	0x26[1] 0x52[1]	0x36[1] 0x6A[1]	X X	X X	X X	0 1	X X	X X	XXX XXX
0x07[1]	VCL1	Ref箝位低电平, 通道1 PPMU箝位低电平, 通道1	0x27[1] 0x53[1]	0x37[1] 0x6B[1]	X X	X X	X X	0 1	X X	X X	XXX XXX
0x0A[1]	PPMU1	PPMU VIN FV电平, 通道1 PPMU VIN FI范围A 电平, 通道1 PPMU VIN FI范围B 电平, 通道1 PPMU VIN FI范围C 电平, 通道1 PPMU VIN FI范围D 电平, 通道1 PPMU VIN FI范围E 电平, 通道1	0x2A[1] 0x54[1] 0x55[1] 0x56[1] 0x57[1] 0x58[1]	0x3A[1] 0x6C[1] 0x6C[1] 0x6C[1] 0x6C[1] 0x6C[1]	X X X X X X	X X X X X X	X X X X X X	X X X X X X	X X X X X X	0 1 1 1 1 1	XXX 111 110 101 100 0XX

SPI地址 (通道)	DAC 名称	功能 (DAC用法) 描述	M 寄存器	C 寄存器	VHH_ ENABLE 0x18[0]	DMC_ ENABLE 0x1C[0]	LOAD_ ENABLEx 0x19[5]	PPMU_ POWERx 0x1A[15]	PPMU_ MEAS_VIx 0x1A[5]	PPMU_ FORCE_VIx 0x1A[4]	PPMU_ RANGEx (0x1A[3:1])
0x0E[0]	备用	备用电平	0x2E[0]	0x3E[1]	X	X	X	X	X	X	XXX

DAC转换函数

表21. DAC代码到电压电平转换函数详解

电平	可编程DAC范围 ¹ , 0x0000至0xFFFF	DAC到电平和电平到DAC的转换函数
VIHx、VILx、VITx/VCOMx、VOLx、VOHx、VCHx、VCLx、OVDHx、OVDLx	-2.5 V至+7.5 V	$V_{OUT} = 2 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.5 \times (VREF - VREFGND) + V_{DUTGND}$ $DAC = [V_{OUT} - V_{DUTGND} + 0.5 \times (VREF - VREFGND)] \times [(2^{16})/(2 \times (VREF - VREFGND))]$
VHH	-3.0 V至+17.0 V	$V_{OUT} = 4 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.6 \times (VREF - VREFGND) + V_{DUTGND}$ $DAC = [V_{OUT} - V_{DUTGND} + 0.6 \times (VREF - VREFGND)] \times [2^{16}/(4 \times (VREF - VREFGND))]$
IOHx, IOLx	-12.5 mA至+37.5 mA	$I_{OUT} = [2 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.5 \times (VREF - VREFGND)] \times (25 \text{ mA}/5)$ $DAC = [(I_{OUT} \times (5/25 \text{ mA})) + 0.5 \times (VREF - VREFGND)] \times [2^{16}/(2 \times (VREF - VREFGND))]$
PPMU_VINx (FV)	-2.5 V至+7.5 V	$V_{OUT} = 2 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.5 \times (VREF - VREFGND) + V_{DUTGND}$ $DAC = [V_{OUT} - V_{DUTGND} + 0.5 \times (VREF - VREFGND)] \times [2^{16}/(2 \times (VREF - VREFGND))]$
PPMU_VINx (FI, 范围A)	-80 mA至+80 mA	$I_{OUT} = [2 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.5 \times (VREF - VREFGND) - 2.5] \times (80 \text{ mA}/5)$ $DAC = [(I_{OUT} \times (5/80 \text{ mA})) + 2.5 + 0.5 \times (VREF - VREFGND)] \times [2^{16}/(2 \times (VREF - VREFGND))]$
PPMU_VINx (FI, 范围B)	-2 mA至+2 mA	$I_{OUT} = [2 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.5 \times (VREF - VREFGND) - 2.5] \times (2 \text{ mA}/5)$ $DAC = [(I_{OUT} \times (5/2 \text{ mA})) + 2.5 + 0.5 \times (VREF - VREFGND)] \times [2^{16}/(2 \times (VREF - VREFGND))]$
PPMU_VINx (FI, 范围C)	-200 μA至+200 μA	$I_{OUT} = [2 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.5 \times (VREF - VREFGND) - 2.5] \times (200 \text{ μA}/5)$ $DAC = [(I_{OUT} \times (5/200 \text{ μA})) + 2.5 + 0.5 \times (VREF - VREFGND)] \times [2^{16}/(2 \times (VREF - VREFGND))]$
PPMU_VINx (FI, 范围D)	-20 μA至+20 μA	$I_{OUT} = [2 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.5 \times (VREF - VREFGND) - 2.5] \times (20 \text{ μA}/5)$ $DAC = [(I_{OUT} \times (5/20 \text{ μA})) + 2.5 + 0.5 \times (VREF - VREFGND)] \times [2^{16}/(2 \times (VREF - VREFGND))]$
PPMU_VINx (FI, 范围E)	-4 μA至+4 μA	$I_{OUT} = [2 \times (VREF - VREFGND) \times (DAC/2^{16}) - 0.5 \times (VREF - VREFGND) - 2.5] \times (4 \text{ μA}/5)$ $DAC = [(I_{OUT} \times (5/4 \text{ μA})) + 2.5 + 0.5 \times (VREF - VREFGND)] \times [2^{16}/(2 \times (VREF - VREFGND))]$

¹ 可编程范围包括超出指定性能范围的裕量，以支持偏置和增益校准。

表22. 负载转换函数

负载电平	转换函数	注释
IOLx	$V_{IOLx}/(VREF - VREFGND) \times 25 \text{ mA}$	V _{IOLx} 和V _{IOHx} DAC电平未参考V _{DUTGND} 。
IOHx	$V_{IOHx}/(VREF - VREFGND) \times 25 \text{ mA}$	

表23. PPMU转换函数

PPMU模式	转换函数 ¹	可实现指定PPMU范围的未经校准的PPMU_VIN DAC设置
FV	$V_{OUT} = \text{PPMU_VINx}$	-2.0 V < PPMU_VINx < +6.5 V
MV	$V_{PPMU_MEASx} = V_{DUTx}$ (内部检测路径)	N/A
MV	$V_{PPMU_MEASx} = V_{PPMU_Sx}$ (外部检测路径)	N/A
FI	$I_{OUT} = [\text{PPMU_VINx} - (VREF - VREFGND)/2]/(5 \times \text{RPPMU})$	0.0 V < PPMU_VINx < 5.0 V
MI	$V_{PPMU_MEASx} = [VREF - VREFGND]/2 + (5 \times I_{OUT} \times \text{RPPMU}) + V_{DUTGND}$	N/A

¹ 对于范围A, RPPMU = 12.5Ω, 范围B为500Ω, 范围C为5.0kΩ, 范围D为50kΩ, 范围E为250kΩ。

表24. VHH转换函数

VHH模式	转换函数
VHH	$HV_{OUT} = 2 \times [VHH + (VREF - VREFGND)/5] + V_{DUTGND}$
VIL	$HV_{OUT} = V_{IL0} + V_{DUTGND}$
VIH	$HV_{OUT} = V_{IH0} + V_{DUTGND}$

增益和偏置校正

ADATE318内的每个DAC都具有独立的增益(m)和偏置(c)校正寄存器,支持以数字方式调整增益和偏置误差。在功能或电平之间共享的DAC根据需要按电平或功能提供增益和偏置校正寄存器。这些寄存器有能力校准完整信号链中的误差,包括引脚电子功能和DAC中的误差。所有m和c寄存器是易失性的,如果需要非默认值,则必须在上电后作为校准周期的一部分加载。

通过清零SPI DAC控制寄存器中的DAC_CAL_ENABLE位(SPI ADDR 0x11 [0]),可以旁路增益和偏置校正功能;见图116)。此旁路模式仅适用于整个芯片;也就是说,不能单独旁路某个具体DAC的校正功能。

使能校准功能后,根据以下等式调整发送到每个DAC的数值数据:

$$X_2 = \left[\left(\frac{m+1}{2^n} \right) \times X_1 \right] + (c - 2^{n-1})$$

其中:

X_2 = 加载到DAC中且由SPI读操作返回的数据字。

X_1 = 写入DAC SPI输入寄存器的16位数据字。

m = 相应DAC增益寄存器中的代码(默认代码= 0xFFFF = 2^{n-1})。

c = 相应DAC偏置寄存器中的代码(默认代码= 0x8000 = 2^{n-1})。

n = DAC 分辨率($n = 16$)。

从该等式可以看出,施加到 X_1 值的增益总是小于或等于1.0,使得DAC的输出电压只能被调小。为了补偿这种数值性的限制,ADATE318的信号路径经过特别设计,确保在施加默认的m值(0xFFFF)时,增益始终大于1.0。这保证了始终可以进行适当的增益校准。另请注意,c的值是以原始DAC LSB表示的;也就是说,它是在不考虑m寄存器的影响的情况下计算得到的。

使能时,校准功能仅在SPI写入相应 X_1 寄存器后才对 X_2 寄存器执行上述操作。写入m或c寄存器后, X_2 寄存器不会更新。在双通道写入DAC的情况下,使用适当的m和c值顺序更新两个相应的 X_2 寄存器。

X_2 寄存器

每个DAC都有一个与其关联的 X_2 寄存器。没办法为功能或范围之间共享的DAC存储单独的 X_2 值。因此,在执行模式或范围更改后,即使新旧DAC数据相同,也必须将新数据写入任何共享的DAC。ADATE318为所有范围和模式提供单独的m和c寄存器,以便在新数据写入后能正确计算新的 X_2 值,前提

是预先存储了所需的m和c值。操作顺序至关重要,因为必须在写入新DAC数据之前执行模式或范围更改,并且在写入新DAC数据之前必须存在m和c值。m和c值可以在模式或范围更改之前或之后写入,但必须在DAC数据之前写入才能产生预期效果。

M和C计算示例

由于ADATE318的片上DAC的理论输出范围超过了其余信号通道的工作能力,因此选择的校准点必须处于正常工作范围以内。受此限制,校准非常简单。理解校准方法的一个关键是要认识到,当输入代码为0x0000时,固有DAC偏置由其输出定义。这与模拟信号路径的情况完全不同。在模拟信号路径下,当DAC代码被编程为接近四分之一量程时,会出现0 V电平。

作为第一个例子,假设要校准一个理论输出范围为-2.5 V至+7.5 V的驱动高电平,方便起见,这里将量程设为+10.0 V,其中DAC四分之一量程对应于0.0 V输出。当然,ADATE318驱动器不支持这种全量程,但为了展示校准方法,我们这样选择是有用的。

1. 将通道设为驱动高电平,并将VIL和VIT DAC编程为大约-1.0 V的输出(代码0x2700,此非关键)。将VIH DAC编程为四分之一量程(0x4000)并测量输出电压 V_1 ;然后将DAC编程为四分之三量程(0xC000)并测量输出电压 V_2 。注意, V_1 和 V_2 应该相对于DUTGND进行测量。

2. 计算

$$Actual_DAC_FSR = 2 \times (V_2 - V_1)$$

其中, $(V_2 - V_1)$ 代表满量程范围的一半。

3. 计算代码0x0000处的输出DAC电压。

$$V_0 = V_1 - \left(\frac{Actual_DAC_FSR}{4} \right)$$

4. 计算

$$Actual_DAC_LSB = \frac{(V_2 - V_1)}{32,768}$$

5. 计算

$$m = \left[\frac{5}{(V_2 - V_1)} \times 65,536 \right] - 1$$

6. 计算距离理想值-2.5 V的偏差。

$$Offset = (-2.5) - V_0$$

7. 计算

$$c = 32,768 + \left(\frac{\text{Offset}}{\text{Actual_DAC_LSB}} \right)$$

8. 计算电压值

$$\text{Post_Calibration_DAC_LSB} = \text{Actual_DAC_LSB}$$

$$\times \left(\frac{5}{V_2 - V_1} \right)$$

上述过程将DAC的理论0x0000输出置于-2.5 V，其理论0xFFFF输出置于+7.49985 V（比+7.5 V低1 LSB）。有用范围从0x199A（-1.5 V）以下到0xE666（+6.5 V）以上，跨越至少52,428个实际DAC代码。

通过将零代码映射到-1.5 V并将满量程代码映射到+6.5 V，可以使用另一种校准方法将所有 2^{16} 个DAC代码映射到器件的额定输出范围。

1. 重复上述步骤1至步骤4。

2. 计算

$$m = \frac{4}{(V_2 - V_1)} \times 65,535$$

3. 计算距离理想值-1.5 V的偏差。

$$\text{Offset} = (-1.5) - V_0$$

4. 计算DAC

$$c = 32,768 + \left(\frac{\text{Offset}}{\text{Actual_DAC_LSB}} \right)$$

5. 计算

$$\text{Post_Calibration_DAC_LSB} = \frac{8}{65,536} \text{ Volts}$$

虽然在第二种方法下，得到的16位分辨率显然覆盖了整个信号范围，但必须记住，这纯粹是通过对DAC数据进行数学变换实现的。DAC的内部LSB步长并未改变。在此示例中，用于覆盖信号范围的内部DAC代码的数量大致维持在52,428个，即使用户代码的数量增加至65,536，也是如此。其结果是，随着更多输入代码被映射到相同数量的DAC代码上，DNL误差会显著增加。虽然这里列出第二种校准方法只是为了展示方法上的可能性，但是，在真正使用时，这种方法会产生似乎可以改善精度的错觉，因此不推荐使用。

电源、接地和去耦策略

ADATE318产品在其内部分为一个数字内核和一个模拟内核。

VCC和DGND引脚分别为数字内核提供电源和地，数字内核包括SPI和所有数字校准功能。DGND是VCC电源的逻辑地基准，VCC应通过放置低ESR电容充分旁路至DGND。为了减少从VCC和DGND引脚耦合到模拟内核的瞬态数字开关耦合，DGND应连接到独立于模拟地的专用地域。如果应用允许，DGND应与系统FPGA或和ADATE318 SPI接口的ASIC共享数字地。所有CMOS输入和输出均在VCC和DGND之间折合，这样可以确保电平与之有效。

该产品的模拟内核包括所有模拟ATE功能模块，如DAC、驱动器、比较器、负载、PPMU、VHH驱动器等。VPLUS、VDD和VSS电源为模拟内核提供电源。AGND和PGND分别是模拟地基准和模拟电源地基准。一般地，PGND在模拟开关瞬态条件下的噪声更大，而且也可能具有大的静态直流电流。AGND通常更安静，而且其静态直流电流也相对小。理想情况下，这些地域应该分开，但并非必须如此。它们可以在芯片外部一起连接到共享的模拟地平面。VDD和VSS应充分退耦旁路至PGND地域。如上所述，PGND和AGND（无论分离还是共享）都应该与DGND地平面保持分离。

VPLUS电源引脚的唯一作用是为VHH驱动功能（HVOUT引脚）提供高压电源。如果使用VHH驱动功能，则必须按规定提供VPLUS电源。如果未使用VHH驱动功能，则可以将VPLUS电源直接连接到VDD电源域以节省功耗。

ADATE318还有一个DUTGND输入引脚，可用于检测远程

DUT地电位。所有DAC功能（VIOH和VIOL有源负载电流以及处于PPMU FI模式的VPMU除外）都相对于此DUTGND输入进行调整。此外，PPMU测量引脚(PPMU_MEASx)参考DUTGND而非AGND。因此，这要求系统ADC也要参考其相对于DUTGND的输入。除了将DUTGND连接到AGND的情况以外，将系统ADC参考AGND会导致误差。对于不区分DUT地基准和系统模拟地基准的应用，DUTGND引脚可以连接到与AGND相同的地平面。

ADATE318的各电源引脚应具有充分的0.1 μ F电源去耦电容，电容应尽可能靠近器件，最好是正对着该器件。此外，每个电源域都应共用一个10 μ F钽电容。0.1 μ F电容应具有低有效串联电阻(ESR)和低有效串联电感(ESL)，比如高频时提供低阻抗接地路径的普通陶瓷电容等，以便处理内部逻辑开关所引起的瞬态电流。

应避免在器件下方布设数字线路，否则会将噪声耦合至器件。器件下方应布设模拟接地层，以避免噪声耦合。电源线路应采用尽可能宽的走线，以提供低阻抗路径，并减小电源线路上的毛刺噪声影响。快速开关数字信号应利用数字地屏蔽起来，以免向电路板上的其它器件辐射噪声，并且绝不应靠近参考输入。必须将所有VREF线路上的噪声降至最低。避免数字信号与模拟信号走线交叠。电路板相对两层上的走线应当彼此垂直，这样做有助于减小电路板上的馈通效应。像所有薄型封装一样，必须避免弯曲封装，并且在组装过程中必须避免封装表面上出现点负载压力。

用户信息和真值表

表25. 驱动器真值表¹

DCL控制寄存器位(0x19)						高速输入		驱动器
DCL Enable ADDR 0x19[0]	Force Load ADDR 0x19 [2]	Force Drive ADDR 0x19 [1]	Force State ADDR 0x19 [4:3]	Load Enable ADDR 0x19[5]	DRV_VT_HIZ ADDR 0x19 [6]	RCVx	DATx	
0	X	X	XX	X	X	X	X	极低漏电流
1	X	1	00	X	X	X	X	VIL
1	X	1	01	X	X	X	X	VIH
1	X	1	10	X	X	X	X	高阻
1	X	1	11	X	X	X	X	VIT
1	X	0	XX	X	X	0	0	VIL
1	X	0	XX	X	X	0	1	VIH
1	X	0	XX	X	0	1	X	高阻
1	X	0	XX	X	1	1	X	VIT

¹ X = 无关。表26. 有源负载真值表¹

DCL控制寄存器位(0x19)						高速输入		负载
DCL Enable ADDR 0x19[0]	Force Load ADDR 0x19 [2]	Force Drive ADDR 0x19 [1]	Force State ADDR 0x19 [4:3]	Load Enable ADDR 0x19[5]	DRV_VT_HIZ ADDR 0x19 [6]	RCVx	DATx	
0	X	X	XX	X	X	X	X	极低漏电流
1	1	X	XX	X	X	X	X	有效开启
1	0	X	XX	0	X	X	X	极低漏电流
1	0	X	XX	1	X	0	X	有效关闭
1	0	X	XX	1	0	1	X	有效开启
1	0	X	XX	1	1	1	X	有效关闭

¹ X = 无关。表27. VHH and VIH/VIL驱动器真值表¹

VHH_ENABLE ADDR 0x18[0]	CH0 RCV (RCV0)	CH0 DAT (DAT0)	VHH驱动器的输出
1	0	0	VIL (通道0, VIL DAC)
1	0	1	VIH (通道0, VIH DAC)
1	1	X	VHH
0	X	X	禁用 (HVOUT引脚设为0.0 V, 阻抗约为50Ω)

¹ X = 无关。

表28. 比较器真值表

DMC ENABLE ADDR 0x1C[0]	CMPH0	CMPL0	CMPH1	CMPL1
0	正常窗口比较模式 逻辑高电平: VOH0 < VDUT0 逻辑低电平: VOH0 > VDUT0	正常窗口比较模式 逻辑高电平: VOL0 < VDUT0 逻辑低电平: VOL0 > VDUT0	正常窗口比较模式 逻辑高电平: VOH1 < VDUT1 逻辑低电平: VOH1 > VDUT1	正常窗口比较模式 逻辑高电平: VOL1 < VDUT1 逻辑低电平: VOL1 > VDUT1
1	差分比较模式 逻辑高电平: VOH0 < VDUT0 – VDUT1 逻辑低电平: VOH0 > VDUT0 – VDUT1	差分比较模式 逻辑高电平: VOL0 < VDUT0 – VDUT1 逻辑低电平: VOL0 > VDUT0 – VDUT1	正常窗口比较模式 逻辑高电平: VOH1 < VDUT1 逻辑低电平: VOH1 > VDUT1	正常窗口比较模式 逻辑高电平: VOL1 < VDUT1 逻辑低电平: VOL1 > VDUT1

警报功能

ADATE318包含每通道过压检测器(OVD)、PPMU电压/电流箝位和每芯片温度警报，用于检测故障条件和发出故障信号。通过读取警报状态寄存器(SPI ADDR 0x1E)，可以通过SPI查询这些电路的状态（见图124）。这个只读寄存器通过读操作清除。此外，故障条件在故障警报逻辑中进行组合（见图137）并驱动开漏ALARM引脚以指示发生了故障。

各种警报电路均通过警报Mask寄存器(ADDR 0x1D)进行控制（见图123）。在默认状态下，温度警报被使能，过压警报和PPMU箝位警报均被屏蔽。

警报电路的唯一功能是检测故障并发出故障信号。检测到故障时采取的唯一措施是设置适当的寄存器位并激活ALARM引脚。

PPMU外部电容器

表29. PPMU外部补偿和前馈电容器

外部器件	位置
220 pF	在FFCAPB0和FFCAPA0之间
220 pF	在FFCAPB1和FFCAPA1之间
1000 pF	在AGND和SCAP0之间
1000 pF	在AGND和SCAP1之间

表30. 其他外部器件

外部器件	位置
10 kΩ	ALARM上拉至VCC
1 kΩ	BUSY上拉至VCC

温度传感器

表31.

温度	输出
0 K	0.00 V
300 K	3.00 V
T _{KELVIN}	0.00 V + (T _{KELVIN}) × 10 mV/K

默认测试条件

表32.

名称	默认测试条件
VIHx DAC电平	2.0 V
VITx/VCOMx DAC电平	1.0 V
VILx DAC电平	0.0 V
VOHx DAC电平	6.5 V
VOLx DAC电平	-1.5 V
VCHx DAC电平	7.5 V
VCLxDAC电平	-2.5 V
VIOHxDAC电平	0.0 mA
VIOLx DAC电平	0.0 mA
PPMU_VINx DAC电平	0.0 V
VHH DAC电平	13.0 V
OVDH DAC电平	7.0 V
OVDL DAC电平	-2.0 V
DAC_CONTROL	0x0000: DAC校准禁用，DAC负载模式立即生效
VHH_CONTROL	0x0000: HVOUT (VHH)禁用
DCL_CONTROL	0x0001: DCL使能，负载禁用，高阻，RCVx = 1，驱动输出=0（至VIL状态）
PPMU_CONTROL	0x0000: PPMU禁用，PPMU范围E，驱动V ¹ /测量V ² ，输入到V _{DUTGND} ，内部检测路径，箝位禁用，外部PPMU_S断开，PPMU_POWER_x关闭
PPMU_MEAS_CONTROL	0x0000: PPMU_MEASx高阻
COMPARATOR_CONTROL	0x0000: 正常窗口比较器模式，比较器迟滞禁用
ALARM_MASK	0x0045: 禁用警报功能
PRE_EMPHASIS_CONTROL	0x0000: 禁用驱动器CLC，差分比较器CLC和正常窗口比较器CLC
校准m系数	1.0 (0xFFFF)
校准c系数	0.0 (0x8000)
DATx, RCVx输入	逻辑低电平
DUTx引脚	未端接
CMPHx, CMPLx输出	未端接
V _{DUTGND}	0.0 V

¹ 驱动-V表示电压驱动。

² 测量-V表示测量电压。

详细功能框图




图127. 驱动器框图




图128. 驱动器逻辑图





图129. 驱动器输入级图





图130. 有源负载框图



$$\text{LOAD_CONNECT} = \text{DCL_ENABLE} \times (\text{FORCE_LOAD} + \text{RCVn} \times \overline{\text{DRV_VT_HIZ}} \times \text{LOAD_ENABLE})$$

$$\text{LOAD_PWR_DOWN} = \text{DCL_ENABLE} + \text{FORCE_LOAD} \times \text{LOAD_ENABLE}$$

图131. 有源负载逻辑图




图132. VHH和VIL/VIH驱动器框图




图133. VHH和VIL/VIH波形图




图136. PPMU功能框图





图137. 故障报警框图

外形尺寸



NOTES:

1. FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET.

2. TIEBARS MAY OR MAY NOT BE SOLDERED TO THE BOARD.

图138. 84引脚引线框芯片级封装[LFCSP]

10 mm × 10 mm 本体、0.85 mm 封装高度

(CP-84-2)

尺寸单位: mm

07-02-2012-B

订购指南

型号 ¹	温度范围	封装描述	封装选项
ADATE318BCPZ	T _J = +25°C至+70°C	84引脚引脚架构芯片级封装	CP-84-2

¹ Z = 符合RoHS标准的兼容器件。