

具有集成电流感应和智能调优技术的 DRV8428E/P 双路 H 桥电机驱动器

1 特性

- 双路 H 桥电机驱动器
 - 一个双极步进电机
 - 两个双向有刷直流电机
 - 四个单向有刷直流电机
- 集成式电流感应功能
 - 无需使用感应电阻器
 - $\pm 6\%$ 满量程电流精度
- 4.2V 至 33V 工作电源电压范围
- 多种控制接口选项
 - 相位/使能 (PH/EN)
 - PWM (IN/IN)
- 智能调优和混合衰减选项
- 24V、25°C 时为 $1500\text{m}\Omega$ HS + LS $R_{DS(ON)}$
- 电流容量：1.7A 峰值，0.7A rms
- 可配置关断时间 PWM 斩波
 - 7、16 或 32 μs
- 支持 1.8V、3.3V、5.0V 逻辑输入
- 低电流睡眠模式 (2 μA)
- 展频时钟，以降低 EMI
- 有刷直流应用中的浪涌电流限制
- 小型封装和外形尺寸
- 保护特性
 - VM 欠压锁定 (UVLO)
 - 过流保护 (OCP)
 - 热关断 (OTSD)

感应采用内部电流镜架构，无需大功率分流电阻器，可以节省电路板面积并降低系统成本。提供的低功耗睡眠模式可通过关断大部分内部电路实现超低静态电流消耗。提供的内部保护功能包括：电源欠压锁定 (UVLO)、输出过流 (OCP) 和器件过热 (TSD)。

表 3-1. 器件信息 (1)

器件型号	封装	封装尺寸 (标称值)
DRV8428EPWPR	HTSSOP (16)	5mm x 4.4mm
DRV8428ERTER	WQFN (16)	3.0mm x 3.0mm
DRV8428EDYYR	TSOT (16)	4.2mm x 3.26mm
DRV8428PPWPR	HTSSOP (16)	5mm x 4.4mm
DRV8428PRTER	WQFN (16)	3.0mm x 3.0mm
DRV8428PDYYR	TSOT (16)	4.2mm x 3.26mm

(1) 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。




图 3-1. DRV8428E 简化原理图

2 应用

- 有刷直流电机
- 打印机和扫描仪
- 点钞机和 EPOS
- 办公和家庭自动化
- 工厂自动化和机器人
- 小型家用电器
- 缝纫机
- 扫地机器人、类人机器人和玩具机器人
- 智能仪表

3 说明

DRV8428E/P 器件是适用于各种工业应用的双路 H 桥电机驱动器。这些器件可用于驱动两个直流电机或一个双极步进电机。DRV8428E/P 能够驱动高达 1A 的满量程电流或 0.7A rms 输出电流 (取决于 PCB 设计)。

驱动器的输出级包括配置为两个全 H 桥的 N 沟道功率 MOSFET、电流感应和调节以及保护电路。集成电流




图 3-2. DRV8428P 简化原理图



内容

1 特性	1	8 应用和实施	24
2 应用	1	8.1 应用信息.....	24
3 说明	1	8.2 典型应用.....	24
4 修订历史记录	2	8.3 备选应用.....	27
5 引脚配置和功能	3	9 电源相关建议	29
5.1 引脚功能.....	4	9.1 大容量电容.....	29
6 规格	6	10 布局	30
6.1 绝对最大额定值.....	6	10.1 布局指南.....	30
6.2 ESD 等级.....	6	11 器件和文档支持	31
6.3 建议运行条件.....	7	11.1 器件支持 (可选)	31
6.4 热性能信息.....	7	11.2 文档支持 (如果适用)	31
6.5 电气特性.....	8	11.3 相关链接.....	31
7 详细说明	11	11.4 接收文档更新通知.....	31
7.1 概述.....	11	11.5 社区资源.....	31
7.2 功能方框图.....	12	11.6 商标.....	31
7.3 特性说明.....	14	12 机械、封装和可订购信息	32
7.4 器件功能模式.....	23		

4 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

5 引脚配置和功能




图 5-1. PWP PowerPAD™ 封装 16 引脚 HTSSOP DRV8428E 俯视图




图 5-2. DYY 封装 16 引脚 TSOT DRV8428E 俯视图




图 5-3. RTE 封装 16 引脚 WQFN (带有外露散热焊盘) DRV8428E 俯视图




图 5-4. PWP PowerPAD™ 封装 16 引脚 HTSSOP DRV8428P 俯视图




图 5-5. DYY 封装 16 引脚 TSOT DRV8428P 俯视图




图 5-6. RTE 封装 16 引脚 WQFN (带有外露散热焊盘) DRV8428P 俯视图

5.1 引脚功能

引脚					类型	说明
名称	PWP、DYY		RTE			
	DRV8428E	DRV8428P	DRV8428E	DRV8428P		
DECAY/ TOFF	11	11	9	9	I	衰减模式和关断设置引脚；七电平引脚。
AEN	15	—	13	—	I	电桥 A 使能输入。逻辑高电平启用电桥 A；逻辑低电平禁用 电桥，高阻态。
AIN1	—	15	—	13	I	电桥 A PWM 输入。逻辑控制 H 桥 A 的状态；内部下拉。
AIN2	—	14	—	12	I	电桥 B PWM 输入。逻辑控制 H 桥 B 的状态；内部下拉。
AOUT1	3	3	1	1	O	绕组 A 输出。连接到电机绕组。
AOUT2	4	4	2	2	O	绕组 A 输出。连接到电机绕组。
APH	14	—	12	—	I	电桥 A 相位输入。逻辑高电平驱动电流从 AOUT1 流向 AOUT2。
VREFA	10	10	8	8	I	基准电压输入。该引脚上的电压将设置 H 桥 A 中的满量程斩波电流。
BEN	13	—	11	—	I	电桥 B 使能输入。逻辑高电平启用电桥 B；逻辑低电平禁用 电桥，高阻态。
BIN1	—	13	—	11	I	电桥 B PWM 输入。逻辑控制 H 桥 B 的状态；内部下拉。
BIN2	—	12	—	10	I	电桥 B PWM 输入。逻辑控制 H 桥 B 的状态；内部下拉。
BOUT1	6	6	4	4	O	绕组 B 输出。连接到电机绕组。

引脚					类型	说明
名称	PWP、DYY		RTE			
	DRV8428E	DRV8428P	DRV8428E	DRV8428P		
BOUT2	5	5	3	3	O	绕组 B 输出。连接到电机绕组。
BPH	12	—	10	—	I	电桥 B 相位输入。逻辑高电平驱动电流从 BOUT1 流向 BOUT2。
VREFB	9	9	7	7	I	基准电压输入。该引脚上的电压将设置 H 桥 B 中的满量程斩波电流。
GND	7	7	5	5	PWR	器件接地。连接到系统接地。
DVDD	8	8	6	6	PWR	逻辑电源电压。通过电容为 0.47 μF 至 1 μF、额定电压为 6.3V 或 10V 的 X7R 陶瓷电容器连接至 GND。
VM	1	1	15	15	PWR	电源。连接到电机电源电压，并通过一个 0.01 μF 陶瓷电容器和一个额定电压为 VM 的大容量电容器旁路到 PGND。
PGND	2	2	16	16	PWR	电源接地。连接到系统接地。
nSLEEP	16	16	14	14	I	睡眠模式输入。逻辑高电平用于启用器件；逻辑低电平用于进入低功耗睡眠模式；内部下拉电阻。nSLEEP 低电平脉冲将清除故障。
PAD	-	-	-	-	-	散热焊盘。连接到系统接地。

6 规格

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内，且电压以 GND 为基准（除非另有说明）⁽¹⁾

	最小值	最大值	单位
电源电压 (VM)	- 0.3	35	V
nSLEEP 引脚电压 (nSLEEP)	- 0.3	V_{VM}	V
内部稳压器电压 (DVDD)	-0.3	5.75	V
控制引脚电压 (APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2、DECAY/TOFF)	-0.3	5.75	V
基准输入引脚电压 (VREFA、VREFB)	-0.3	5.75	V
连续相节点引脚电压 (AOUT1、AOUT2、BOUT1、BOUT2)	- 1	$V_{VM} + 1$	V
瞬态 100ns 相节点引脚电压 (AOUT1、AOUT2、BOUT1、BOUT2)	- 3	$V_{VM} + 3$	V
峰值驱动电流 (AOUT1、AOUT2、BOUT1、BOUT2)	受内部限制		A
工作环境温度, T_A	-40	125	°C
运行结温, T_J	-40	150	°C
贮存温度, T_{stg}	-65	150	°C

(1) 应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

6.2 ESD 等级

			值	单位
$V_{(ESD)}$	静电放电	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001	±2000	V
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22-C101	±750	
		PWP 转角引脚 (1、8、9 和 16) 其他引脚	±500	

6.3 建议运行条件

在自然通风温度范围内测得 (除非另有说明)

		最小值	最大值	单位
V_{VM}	可确保正常 (直流) 运行的电源电压范围	4.2	33	V
V_I	逻辑电平输入电压	0	5.5	V
V_{REF}	基准 rms 电压范围 (VREFA、VREFB)	0.05	3	V
f_{PWM}	施加的 PWM 信号 (APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2)	0	100	kHz
I_{FS}	电机满量程电流 (xOUTx)	0	1	A)
I_{rms}	电机均方根电流 (xOUTx)	0	0.7	A
T_A	工作环境温度	-40	125	°C
T_J	工作结温	-40	150	°C

6.4 热性能信息

热指标 ⁽¹⁾		PWP (HTSSOP)	DYY (TSOT)	RTE (WQFN)	单位
		16 引脚	16 引脚	16 引脚	
$R_{\theta JA}$	结至环境热阻	46.4	90.6	47	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	39.8	42.8	46.1	°C/W
$R_{\theta JB}$	结至电路板热阻	19.9	28.1	19.9	°C/W
ψ_{JT}	结至顶部特征参数	1.3	1.4	1.1	°C/W
ψ_{JB}	结至电路板特征参数	19.9	28.0	19.8	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	6.3	不适用	8.5	°C/W

(1) 有关新旧热指标的更多信息, 请参阅《[半导体和 IC 封装热指标](#)》应用报告。

6.5 电气特性

典型值都是在 $T_A = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

参数		测试条件	最小值	典型值	最大值	单位
电源电压 (VM、DVDD)						
I _{VM}	VM 工作电源电流	nSLEEP = 1，无电机负载		3.8	5.6	mA
I _{VMQ}	VM 睡眠模式电源电流	nSLEEP = 0		2	4	μ A
t _{SLEEP}	休眠时间	nSLEEP = 0 至睡眠模式	120			μ s
t _{WAKE}	唤醒时间	nSLEEP = 1 至输出转换		0.8	1.2	ms
t _{ON}	开通时间	VM > UVLO 至输出转换		0.8	1.2	ms
V _{DVDD}	内部稳压器电压	无外部负载，6V < V _{VM} < 33V	4.5	5	5.5	V
		无外部负载，V _{VM} = 4.2V	3.9	4.05		V
逻辑电平输入 (APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2、nSLEEP)						
V _{IL}	输入逻辑低电平电压		0		0.6	V
V _{IH}	输入逻辑高电平电压		1.5		5.5	V
V _{HYS}	输入逻辑迟滞			150		mV
I _{IL}	输入逻辑低电平电流	V _{IN} = 0V	-1		1	μ A
I _{IH}	输入逻辑高电平电流	V _{IN} = 5V			100	μ A
t _{PD}	传播延迟	通过 xPH、xEN、xINx 输入改变电流		750		ns
七电平输入 (DECAY/TOFF)						
V _{I1}	电压电平 1	连接至 GND	0		0.1	V
V _{I2}	电压电平 2	14.7kΩ ± 1% 至 GND	0.2		0.35	V
V _{I3}	电压电平 3	44.2kΩ ± 1% 至 GND	0.55		0.8	V
V _{I4}	电压电平 4	100kΩ ± 1% 至 GND	1		1.25	V
V _{I5}	电压电平 5	249kΩ ± 1% 至 GND	1.5		1.75	V
V _{I6}	电压电平 6	高阻态	2.1		2.4	V
V _{I7}	电压电平 7	连接至 DVDD	3		5.5	V
I _O	输出上拉电流			22.5		μ A
电机驱动器输出 (AOUT1、AOUT2、BOUT1、BOUT2)						
R _{DS(ONH)}	高侧 FET 导通电阻	T _J = 25°C、I _O = -0.5A		750	875	mΩ
		T _J = 125°C、I _O = -0.5A		1130	1350	mΩ
		T _J = 150°C、I _O = -0.5A		1250	1450	mΩ
R _{DS(ONL)}	低侧 FET 导通电阻	T _J = 25°C、I _O = 0.5A		750	875	mΩ
		T _J = 125°C、I _O = 0.5A		1130	1350	mΩ
		T _J = 150°C、I _O = 0.5A		1250	1450	mΩ
t _{SR}	输出压摆率	VM = 24V，I _O = 0.5A，在 10% 至 90% 之间		240		V/μs
PWM 电流控制 (VREFA、VREFB)						
K _V	跨阻增益	VREF = 3V	2.805	3	3.195	V/A
t _{OFF}	PWM 关断时间，混合 30% 衰减	DECAY/TOFF = 14.7kΩ 至 GND		7		μ s
		DECAY/TOFF = 44.2kΩ 至 GND		16		
		DECAY/TOFF = 100kΩ 至 GND		32		
	PWM 关断时间，智能调优动态衰减	DECAY/TOFF = 249kΩ 至 GND		7		
		DECAY/TOFF = 高阻态		16		
		DECAY/TOFF = DVDD		32		

典型值都是在 $T_A = 25^\circ\text{C}$ 且 $V_{VM} = 24\text{V}$ 条件下的值。除非另有说明，否则所有限值都是在推荐工作条件下的限值。

参数	测试条件	最小值	典型值	最大值	单位
ΔI_{TRIP}	电流跳变精度	$I_O = 1\text{A}$, 10% 至 20% 电流设置		15	%
		$I_O = 1\text{A}$, 20% 至 67% 电流设置		10	
		$I_O = 1\text{A}$, 68% 至 100% 电流设置		6	
$I_{O,CH}$	AOUT 和 BOUT 电流匹配	$I_O = 1\text{A}$		2.5	%
保护电路					
V_{UVLO}	VM UVLO 锁定	VM 下降, UVLO 下降	3.8	3.95	V
		VM 上升, UVLO 上升	3.9	4.05	
$V_{UVLO,HYS}$	欠压迟滞	上升至下降阈值		100	mV
I_{OCP}	过流保护	流经任何 FET 的电流	1.7		A
t_{OCP}	过流抗尖峰时间		1.8		μs
t_{RETRY}	过流重试时间		4		ms
T_{OTSD}	热关断	内核温度 T_J	150	165	$^\circ\text{C}$
T_{HYS_OTSD}	热关断迟滞	内核温度 T_J	20		$^\circ\text{C}$

6.5.1 典型特性




图 6-1. 睡眠电流与电源电压间的关系




图 6-2. 睡眠电流与温度间的关系




图 6-3. 工作电流与电源电压间的关系








图 6-4. 工作电流与温度间的关系

图 6-5. 低侧 $R_{DS(ON)}$ 与电源电压间的关系图 6-6. 低侧 $R_{DS(ON)}$ 与温度间的关系图 6-7. 高侧 $R_{DS(ON)}$ 与电源电压间的关系图 6-8. 高侧 $R_{DS(ON)}$ 与温度间的关系

7 详细说明

7.1 概述

DRV8428E/P 是用于双极步进电机或双路有刷直流电机的集成电机驱动器解决方案。这些器件集成了两个 N 沟道功率 MOSFET H 桥、集成电流感应和调节电路。DRV8428E/P 可以通过 4.2V 至 33V 的电源电压供电。DRV8428E/P 能够提供高达 1.7A 峰值、1A 满量程或 0.7A 均方根 (rms) 的输出电流。实际的满量程和均方根电流取决于环境温度、电源电压和 PCB 热性能。

DRV8428E/P 器件采用集成式电流感应架构，无需再使用两个外部功率感应电阻器，从而极大地节省布板空间和 BOM 成本，减少设计工作量并显著降低功耗。该架构使用电流镜方法和内部功率 MOSFET 进行电流感应，消除了感应电阻器中的功率损耗。通过 VREFA 和 VREFB 引脚处的电压来调节电流调节设定点。

只需通过一个简单的 PH/EN (DRV8428E) 或 PWM (DRV8428P) 接口，便可轻松连接到控制器电路。

电流调节是高度可配置的，并可以在多种衰减模式下运行。可选择的衰减模式包括智能调优动态衰减、智能调优纹波控制或混合衰减。智能调优衰减模式可自动调节衰减设置，从而更大程度减小电流纹波，同时仍可快速响应阶跃变化。该功能可显著简化电机驱动系统中的步进电机驱动器集成。可以将 PWM 关断时间 t_{OFF} 调节为 7、16 或 32 μs 。

系统包括一个低功耗睡眠模式，以便在不驱动电机时省电。

7.2 功能方框图





图 7-1. DRV8428E 方框图



7.3 特性说明

表 7-1 显示了驱动器外部元件的建议值。




图 7-3. 连接到 VREF 引脚的电阻分压器

表 7-1. 外部元件

组件	引脚 1	引脚 2	推荐
C_{VM1}	VM	PGND	额定电压为 VM 的 X7R 0.01 μ F 陶瓷电容器
C_{VM2}	VM	PGND	额定电压为 VM 的大容量电容器
C_{DVDD}	DVDD	GND	额定电压为 6.3V 或 10V 的 X7R 0.47 μ F 至 1 μ F 陶瓷电容器
R_{REF1}	VREFx	VCC	用于限制斩波电流的电阻器。建议 R_{REF1} 和 R_{REF2} 的并联电阻值应低于 50k Ω 。
R_{REF2} (可选)	VREFx	GND	

VCC 不是 DRV8428E/P 器件上的引脚。VCC 可以是外部电源电压或 DVDD。

7.3.1 PWM 电机驱动器

DRV8428E 和 DRV8428P 包含适用于两个全 H 桥的驱动器。{1}{3} 显示了该电路的方框图。GUID-84B705A8-205C-4042-9F08-0CB9A65AA666#GUID-84B705A8-205C-4042-9F08-0CB9A65AA666/SLVSD193232




图 7-4. PWM 电机驱动器方框图

7.3.2 电桥控制

使用一个 PH/EN 接口来控制 DRV8428E。表 7-2 提供了全 H 桥状态。请注意，该表未考虑 DRV8428E 的内置电流控制。正电流是指从 xOUT1 流向 xOUT2 的电流。

表 7-2. DRV8428E (PH/EN) 控制接口

nSLEEP	xEN	xPH	xOUT1	xOUT2	说明
0	X	X	高阻态	高阻态	睡眠模式；H 桥禁用，高阻态
1	0	X	高阻态	高阻态	H 桥禁用，高阻态
1	1	0	L	H	反向 (xOUT2 到 xOUT1 的电流)
1	1	1	H	L	正向 (xOUT1 到 xOUT2 的电流)

使用一个 PWM 接口来控制 DRV8428P。表 7-3 提供了全 H 桥状态。请注意，该表未考虑 DRV8428P 的内置电流控制。正电流是指从 xOUT1 流向 xOUT2 的电流。

表 7-3. DRV8428P (PWM) 控制接口

nSLEEP	xIN1	xIN2	xOUT1	xOUT2	说明
0	X	X	高阻态	高阻态	睡眠模式；H 桥禁用，高阻态
1	0	0	L	L	制动；低侧慢速衰减
1	0	1	L	H	反向（xOUT2 到 xOUT1 的电流）
1	1	0	H	L	正向（xOUT1 到 xOUT2 的电流）
1	1	1	H	H	制动；高侧慢速衰减

7.3.3 电流调节、关断时间和衰减模式

在 PWM 电流斩波期间，将启用 H 桥以驱动电流流过电机绕组，直至达到 PWM 电流斩波阈值。图 7-5 的项目 1 中显示了这种情况。

流经电机绕组的电流由一个可调节关断时间的 PWM 电流调节电路进行调节。当 H 桥被启用时，通过绕组的电流以一定的速率上升，该速率取决于直流电压、绕组电感和存在的反电动势大小。当电流达到电流调节阈值时，电桥将进入衰减模式以减小电流，该模式的持续时间取决于七电平 DECAY/TOFF 引脚设置。关断时间结束后，将重新启用电桥，开始另一个 PWM 循环。

达到斩波电流阈值后，H 桥可在两种不同的状态下运行：快速衰减或慢速衰减。在快速衰减模式下，一旦达到 PWM 斩波电流电平，H 桥便会进行状态逆转，使绕组电流反向流动。此时对侧的 FET 开启；由于绕组电流接近零，因此会禁用该电桥，以防止出现反向流动的电流。图 7-5 的项目 2 中显示了快速衰减模式。在慢速衰减模式下，通过启用该电桥的两个低侧 FET 来实现绕组电流的再循环。图 7-5 的项目 3 中显示了这种情况。

PWM 斩波电流由比较器设置，该比较器监测与低侧功率 MOSFET 并联的电流感应 MOSFET 两端的电压。为了生成电流斩波比较器的基准电压，VREFx 输入的衰减系数应为 Kv。

您可以使用以下公式计算斩波电流 (I_{FS})： $I_{FS} (A) = V_{REFx} (V) / K_V (V/A) = V_{REFx} (V) / 3 (V/A)$ 。




图 7-5. 衰减模式

通过设置七电平 DECAY/TOFF 引脚来选择每个电桥的衰减模式和关断时间，如表 7-4 所示。

表 7-4. 衰减模式设置

DECAY/TOFF	衰减模式	关断时间
0	智能调优纹波控制	-
14.7kΩ 至 GND	混合 30% 衰减	7μs
44.2kΩ 至 GND		16μs
100kΩ 至 GND		32μs
249kΩ 至 GND	智能调优动态衰减	7μs
高阻态		16μs
DVDD		32μs

7.3.3.1 混合衰减




图 7-6. 混合衰减模式

混合衰减模式下，开始的一段时间（ t_{OFF} 的 30%）内为快速衰减，然后在 t_{OFF} 的剩余时间内慢速衰减。

7.3.3.2 智能调优动态衰减

与传统的固定关断时间电流调节方案相比，智能调优电流调节方案是一种先进的电流调节控制方法。智能调优电流调节方案有助于步进电机驱动器根据下列运行因素调整衰减方案：

- 电机绕组电阻和电感
- 电机老化效应
- 电机动态转速和负载
- 电机电源电压变化
- 低电流与高电流 di/dt




图 7-7. 智能调优动态衰减模式

智能调优动态衰减通过在慢速、混合和快速衰减之间自动配置衰减模式，显著简化了衰减模式选择。在混合衰减中，智能调优将动态调整总混合衰减时间中快速衰减的百分比。此功能通过自动确定最佳衰减设置来消除电机调谐，从而产生最低的电机纹波。

衰减模式设置经由每个 PWM 周期进行迭代优化。如果电机电流超过目标跳变电平，则衰减模式在下一个周期变得更加激进（增加快速衰减百分比）以防止调节损失。如果必须长时间驱动才能达到目标跳变电平，则衰减模式在下一个周期变得不那么激进（去除快速衰减百分比），从而以更少的纹波实现更高效地运行。在步进下降时，智能调优动态衰减会自动切换到快速衰减，以便快速进入下一步进。

对于需要实现最小电流纹波但希望在电流调节方案中保持固定频率的应用，智能调优动态衰减是理想选择。

7.3.3.3 智能调优纹波控制




图 7-8. 智能调优纹波控制衰减模式

智能调优纹波控制通过在 I_{TRIP} 电平旁设置一个 I_{VALLEY} 电平来进行操作。当电流电平达到 I_{TRIP} 时，驱动器将进入慢速衰减，直到达到 I_{VALLEY} ，而不是直到 t_{OFF} 时间结束。慢速衰减的工作原理类似于模式 1，其中两个低侧 MOSFET 都导通，允许电流再循环。在此模式下， t_{OFF} 根据电流电平和运行条件而变化。

该方法可以更严格地调节电流电平,从而提高电机效率和系统性能。智能调优纹波控制适用于能够承受可变关断时间调节方案的系统,以在电流调节中实现小电流纹波。

在此衰减模式下，纹波电流等于 7.5mA + 特定微步进级别的 ITRIP 的 1%。

7.3.3.4 消隐时间

在 H 桥接通电流（驱动阶段开始）后，电流感应比较器将在启用电流感应电路前被忽略一段时间 (t_{BLANK})。消隐时间还将设置 PWM 的最小驱动时间。消隐时间大约为 $1\mu s$ 。

7.3.4 线性稳压器

该器件中集成了一个线性稳压器。DVDD 稳压器可用于提供基准电压。DVDD 最大可提供 2mA 的负载。为确保正常运行，请使用陶瓷电容器将 DVDD 引脚旁路至 GND。

DVDD 输出的标称值为 5V。当 DVDD LDO 电流负载超过 2mA 时，输出电压会显著下降。




图 7-9. 线性稳压器方框图

如果 DECAY/TOFF 引脚须一直连接高电平，则宜将其连接到 DVDD 引脚而不是外部稳压器。此方法可在未应用 VM 引脚或处于睡眠模式时省电：DVDD 稳压器被禁用，电流不会流经输入下拉电阻器。作为参考，逻辑电平输入的典型下拉电阻为 200kΩ。

请勿将 nSLEEP 引脚连接至 DVDD，否则器件将无法退出睡眠模式。

7.3.5 逻辑和七电平引脚图

图 7-10 提供了逻辑电平引脚 APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2 和 nSLEEP 的输入结构：




图 7-10. 逻辑电平输入引脚图

七电平逻辑引脚 DECAY/TOFF 具有图 7-11 所示的以下结构。




图 7-11. 七电平输入引脚图

7.3.6 保护电路

这些器件可完全防止电源欠压、输出过流和器件过热事件。

7.3.6.1 VM 欠压锁定 (UVLO)

无论 VM 引脚电压何时降至电源电压的 UVLO 阈值电压以下，都会禁用所有输出。VM 欠压情况消失后，将恢复正常运行。

7.3.6.2 过流保护 (OCP)

每个 FET 上的模拟电流限制电路都将通过移除栅极驱动来限制流经 FET 的电流。如果此电流限制的持续时间超过 t_{OCP} ，则会禁用两个 H 桥中的 FET。在经过 t_{RETRY} 时间且故障条件消失后，器件将自动恢复正常运行。

7.3.6.3 热关断 (OTSD)

如果内核温度超过热关断限值 (T_{OTSD})，则会禁用 H 桥中的所有 MOSFET。结温降至过热阈值限值减去迟滞 ($T_{OTSD} - T_{HYS_OTSD}$) 所得的值以下后，器件将恢复正常运行。

7.3.6.4 故障条件汇总

表 7-5. 故障条件汇总

故障	条件	H 桥	逻辑器件	恢复
VM 欠压 (UVLO)	$VM < V_{UVLO}$	禁用	复位 ($V_{DVDD} < 3.6\text{ V}$)	自动: $VM > V_{UVLO}$
过流 (OCP)	$I_{OUT} > I_{OCP}$	禁用	工作	自动重试: t_{RETRY}
热关断 (OTSD)	$T_J > T_{TSD}$	禁用	工作	自动: $T_J < T_{OTSD} - T_{HYS_OTSD}$

7.4 器件功能模式

7.4.1 睡眠模式 (nSLEEP = 0)

该器件的状态通过 nSLEEP 引脚进行管理。当 nSLEEP 引脚为低电平时，该器件将进入低功耗睡眠模式。在睡眠模式下，将禁用所有内部 MOSFET。必须在 nSLEEP 引脚触发下降沿之后再过去 t_{SLEEP} 时间后，器件才能进入睡眠模式。如果 nSLEEP 引脚变为高电平，该器件会自动退出睡眠模式。必须在经过 t_{WAKE} 时间之后，器件才能针对输入做好准备。

7.4.2 工作模式 (nSLEEP = 1)

当 nSLEEP 引脚为高电平且 $VM > UVLO$ 时，器件将进入运行模式。必须在经过 t_{WAKE} 时间之后，器件才能针对输入做好准备。

7.4.3 功能模式汇总

表 7-6 汇总了所有功能模式。

表 7-6. 功能模式汇总

条件	配置	H 桥	DVDD 稳压器	逻辑
睡眠模式	$4.2\text{ V} < VM < 33\text{ V}$ nSLEEP 引脚 = 0	禁用	禁用	禁用
工作	$4.2\text{ V} < VM < 33\text{ V}$ nSLEEP 引脚 = 1	工作	工作	工作

8 应用和实施

NOTE

以下应用部分的信息不属于 TI 组件规范，TI 不担保其准确性和完整性。客户应负责确定 TI 组件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

DRV8428E/P 用于有刷电机或步进电机控制。

8.2 典型应用

在该应用中，此器件被配置为使用 H 桥配置，通过两个外部负载（例如两个有刷直流电机）来驱动双向电流。H 桥极性和占空比通过外部控制器和 xEN/xIN1、xPH/xIN2 引脚进行控制。




图 8-1. 典型应用原理图

8.2.1 设计要求

表 8-1 列出了系统设计的设计输入参数。

表 8-1. 设计参数

设计参数	基准	示例值
电源电压	VM	24V
电机绕组电阻	R_L	6Ω
电机绕组电感	L_L	4.1mH
开关频率	f_{PWM}	40kHz
每个电机的稳定电流	$I_{10} \text{ REG } \{11\}$	500mA

8.2.2 详细设计过程

8.2.2.1 电流调节

稳定电流 (I_{REG}) 由 V_{REFx} 模拟电压进行设置。在启动有刷直流电机时, 由于没有反电动势, 因此可能会产生很大的浪涌电流。电流调节可以限制该浪涌电流, 并防止在启动时产生高电流。您可以使用以下公式计算稳定电流 (I_{REG}): $I_{REG} (A) = V_{REFx} (V) / K_V (V/A) = V_{REFx} (V) / 3 (V/A)$ 。

8.2.2.2 功率损耗和热量计算

此器件的输出电流和功率耗散能力在很大程度上取决于 PCB 设计和外部系统状况。本节提供了一些用于计算这些值的指导。

此器件的总功率损耗 (P_{TOT}) 由三个主要部分组成。这三个组成部分是功率 MOSFET $R_{DS(ON)}$ (导通) 损耗、功率 MOSFET 开关损耗和静态电源电流损耗。尽管其他的一些因素可能会造成额外的功率损耗, 但与这三个主要因素相比, 其他因素通常并不重要。

$$P_{TOT} = P_{COND} + P_{SW} + P_Q$$

可以根据器件 $R_{DS(ON)}$ 和稳定输出电流 (I_{REG}) 计算每个有刷直流电机的 P_{COND} 。假设两个有刷直流电机的 I_{REG} 相同,

$$P_{COND} = 2 \times (I_{REG})^2 \times (R_{DS(ONH)} + R_{DS(ONL)})$$

需要注意的是, $R_{DS(ON)}$ 与器件的温度密切相关。可以在“典型特性”曲线中找到一条显示了标称 $R_{DS(ON)}$ 和温度的曲线。

$$P_{COND} = 2 \times (0.5A)^2 \times (0.75 \Omega + 0.75 \Omega) = 0.75W$$

可以根据标称电源电压 (V_M)、稳定输出电流 (I_{REG})、开关频率 (f_{PWM}) 以及器件输出上升 (t_{RISE}) 和下降 (t_{FALL}) 时间规格来计算 P_{SW} 。

$$P_{SW} = 2 \times (P_{SW_RISE} + P_{SW_FALL})$$

$$P_{SW_RISE} = 0.5 \times V_M \times I_{REG} \times t_{RISE} \times f_{PWM}$$

$$P_{SW_FALL} = 0.5 \times V_M \times I_{REG} \times t_{FALL} \times f_{PWM}$$

$$P_{SW_RISE} = 0.5 \times 24V \times 0.5A \times 100ns \times 40kHz = 0.024W$$

$$P_{SW_FALL} = 0.5 \times 24V \times 1.5A \times 100ns \times 40kHz = 0.024W$$

$$P_{SW} = 2 \times (0.024W + 0.024W) = 0.096W$$

可以根据标称电源电压 (V_M) 和 I_{VM} 电流规格来计算 P_Q 。

$$P_Q = V_M \times I_{VM} = 24V \times 3.8mA = 0.0912W$$

总功率损耗 (P_{TOT}) 是导通损耗、开关损耗和静态功率损耗之和。

$$P_{TOT} = P_{COND} + P_{SW} + P_Q = 0.75W + 0.096W + 0.0912W = 0.9372W$$

如果已知环境温度 T_A 和总功率损耗 (P_{TOT}), 则结温 (T_J) 的计算公式为:

$$T_J = T_A + (P_{TOT} \times R_{\theta JA})$$

在一个符合 JEDEC 标准的 4 层 PCB 中, 采用 HTSSOP 封装时的结至环境热阻 ($R_{\theta JA}$) 为 $46.4^\circ C/W$, 采用 WQFN 封装时为 $47^\circ C/W$, 采用 TSOT 封装时为 $90.6^\circ C/W$ 。

假设环境温度为 $25^\circ C$, 则 HTSSOP 封装的结温为:

$$T_J = 25^\circ C + (0.9372W \times 46.4^\circ C/W) = 68.49^\circ C \quad (1)$$

WQFN 封装的结温为:

$$T_J = 25^\circ C + (0.9372W \times 47^\circ C/W) = 69.05^\circ C \quad (2)$$

TSOT 封装的结温为：

$$T_J = 25^{\circ}\text{C} + (0.9372\text{W} \times 90.6^{\circ}\text{C/W}) = 109.91^{\circ}\text{C} \quad (3)$$

因此，HTSSOP 和 WQFN 封装的结温几乎相同，而 TSOT 封装的结温更高，原因是没有外露焊盘。因此，与 HTSSOP 和 WQFN 封装相比，TSOT 封装能够支持相对较低的电流。应确保器件结温处于指定的工作范围内。

8.2.2.2.1 应用曲线

CH1 = IN1 (3V/div)、CH7 = I_{REG} (0.5A/div)、CH3 = AOUT1 (24V/div)、CH2 = AOUT2 (24V/div)




图 8-2. 在进行电流调节的情况下，驱动器全开运行

8.3 备选应用

以下设计过程可用于配置 DRV8428E/P，以驱动步进电机。




图 8-3. 典型应用原理图

8.3.1 设计要求

{1}表 8-2{5} 提供了系统设计的设计输入参数。

表 8-2. 设计参数

设计参数	基准	示例值
电源电压	VM	24V
电机绕组电阻	R_L	6Ω/相
电机绕组电感	L_L	4.1mH/相
电机全步进角	θ_{step}	1.8°/步进
目标微步进级别	n_m	1/2 步进
目标电机转速	v	90rpm
目标满量程电流	I_{FS}	500mA

8.3.2 详细设计过程

8.3.2.1 电流调节

在步进电机中，满量程电流 (I_{FS}) 是通过任一绕组的最大电流。该电流值取决于 VREFx 电压。VREFx 引脚上允许的最大电压为 3V。DVDD 可用于通过电阻分压器提供 VREFx。

$$I_{FS} (A) = V_{REF} (V) / 3 (V/A)$$

NOTE

I_{FS} 电流也必须遵循 方程式 4，以避免电机饱和。VM 是电机电源电压， R_L 是电机绕组电阻。

$$I_{FS} (A) < \frac{VM (V)}{R_L (\Omega) + 2 \times R_{DS(ON)} (\Omega)} \quad (4)$$

8.3.2.1.1 步进电机转速

接下来，需要考虑驱动波形。要实现正确的转速，应确定输入波形的频率。如果目标电机转速过高，则电机不会旋转。请确保电机可以支持目标转速。对于所需的电机转速 (v)、微步进级别 (n_m) 和电机全步进角 (θ_{step})，

$$f_{step} (steps / s) = \frac{v (rpm) \times 360 (^\circ / rot)}{\theta_{step} (^\circ / step) \times n_m (steps / microstep) \times 60 (s / min)}$$

θ_{step} 的值载于步进电机数据表中或印于电机上。频率 f_{step} 提供了器件上输入变化的频率。根据设计参数中所述的设计参数，可以计算出 f_{step} 为 600Hz。

8.3.2.1.1.1 衰减模式

该器件支持混合衰减和智能调优。使用可调节的固定关断时间方案来调节流经电机绕组的电流。这意味着在任何驱动阶段之后，当电机绕组电流达到电流斩波阈值 (I_{TRIP}) 时，器件会在 TOFF 时间内一直将绕组置于某种衰减模式。TOFF 之后，新的驱动阶段开始。

9 电源相关建议

该器件可在 4.2V 至 33V 的输入电压电源 (VM) 范围内正常工作。必须在 VM 引脚处放置一个额定电压为 VM 的 0.01 μ F 陶瓷电容器，该电容器要尽可能靠近该器件。此外，VM 上必须放置一个大容量电容器。

9.1 大容量电容

配备合适的局部大容量电容是电机驱动系统设计中的重要因素。使用更多的大容量电容通常是有益的，但缺点在于这会增加成本和物理尺寸。


所需的局部电容数量取决于多种因素，包括：

- 电机系统所需的最高电流
- 电源的电容和拉电流的能力
- 电源和电机系统之间的寄生电感量
- 可接受的电压纹波
- 使用的电机类型（有刷直流、无刷直流、步进电机）
- 电机制动方法

电源和电机驱动系统之间的电感将限制电流可以从电源变化的速率。如果局部大容量电容太小，系统将以电压变化的方式对电机中的电流不足或过剩电流作出响应。当使用足够多的大容量电容时，电机电压保持稳定，可以快速提供大电流。

数据表通常会给出建议值，但需要进行系统级测试来确定大小适中的大容量电容。

大容量电容的额定电压应高于工作电压，以在电机将能量传递给电源时提供裕度。



Copyright © 2016, Texas Instruments Incorporated

图 9-1. 带外部电源的电机驱动系统示例设置

10 布局

10.1 布局指南

应使用一个推荐电容为 $0.01\mu\text{F}$ 且额定电压为 VM 的低 ESR 陶瓷旁路电容器将 VM 引脚旁路至 PGND。该电容器应尽可能靠近 VM 引脚放置，并通过较宽的引线或通过接地平面与器件 PGND 引脚连接。

必须使用额定电压为 VM 的大容量电容器将 VM 引脚旁路至接地。该组件可以是电解电容。

使用低 ESR 陶瓷电容器将 DVDD 引脚旁路至接地。建议使用一个电容为 $0.47\mu\text{F}$ 、额定电压为 6.3V 的电容器。将此旁路电容器尽可能靠近引脚放置。

散热焊盘必须连接到系统接地。

10.1.1 布局示例




图 10-1. HTSSOP 布局示例




图 10-2. QFN 布局示例

11 器件和文档支持

11.1 器件支持 (可选)

11.1.1 开发支持 (可选)

11.1.2 器件命名规则 (可选)

11.2 文档支持 (如果适用)

11.2.1 相关文档

请参阅如下相关文档：

-

11.3 相关链接

下表列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件，以及立即订购快速访问。

表 11-1. 相关链接

器件	产品文件夹	立即订购	技术文档	工具和软件	支持和社区
DRV8428E	点击此处	点击此处	点击此处	点击此处	点击此处
DRV8428P	点击此处	点击此处	点击此处	点击此处	点击此处

11.4 接收文档更新通知

要接收文档更新通知，请导航至 ti.com.cn 上的器件产品文件夹。单击右上角的 *通知我* 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

11.5 社区资源

11.6 商标

所有商标均为其各自所有者的财产。

12 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此数据表的浏览器版本，请查阅左侧的导航栏。




RTE0016J

PACKAGE OUTLINE

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT**RTE0016J****WQFN - 0.8 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X



4224278/A 05/2018

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RTE0016J

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 17:
84% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X


4224278/A 05/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

**PACKAGE OUTLINE****PWP0016C****PowerPAD™ TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



4224559/B 01/2019

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

PWP0016C

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN**PWP0016C****PowerPAD™ TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



4224559/B 01/2019


NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

DYY0016A

PACKAGE OUTLINE SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.

DYY0016A
EXAMPLE BOARD LAYOUT
SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

DYY0016A

EXAMPLE STENCIL DESIGN

SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE



NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI 提供技术和可靠性数据 (包括数据表) 、设计资源 (包括参考设计) 、应用或其他设计建议、网络工具、安全信息和其他资源, 不保证没有瑕疵且不做任何明示或暗示的担保, 包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将独自承担以下全部责任: (1) 针对您的应用选择合适的 TI 产品, (2) 设计、验证并测试您的应用, (3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。这些资源如有变更, 恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务, TI 对此概不负责。

TI 提供的产品受 TI 的销售条款 () 或 [Ti.com.cn](http://ti.com.cn) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

邮寄地址: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2020, 德州仪器 (TI) 公司

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
DRV8428EPWPR	ACTIVE	HTSSOP	PWP	16	3000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	8428E	Samples
DRV8428ERTER	ACTIVE	WQFN	RTE	16	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	8428E	Samples
DRV8428PPWPR	ACTIVE	HTSSOP	PWP	16	3000	RoHS & Green	NIPDAU	Level-3-260C-168 HR	-40 to 125	8428P	Samples
DRV8428PRTER	ACTIVE	WQFN	RTE	16	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	8428P	Samples

⁽¹⁾ The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

⁽²⁾ **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

⁽³⁾ MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

⁽⁴⁾ There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

⁽⁵⁾ Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

⁽⁶⁾ Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and


continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

MECHANICAL DATA

RTE (S-PWQFN-N16)

PLASTIC QUAD FLATPACK NO-LEAD



4205254/D 01/11

- NOTES:
- A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. Quad Flatpack, No-leads (QFN) package configuration.
 -  The package thermal pad must be soldered to the board for thermal and mechanical performance. See the Product Data Sheet for details regarding the exposed thermal pad dimensions.
 - E. Falls within JEDEC MO-220.

RTE (S-PWQFN-N16)


PLASTIC QUAD FLATPACK NO-LEAD

THERMAL INFORMATION

This package incorporates an exposed thermal pad that is designed to be attached directly to an external heatsink. The thermal pad must be soldered directly to the printed circuit board (PCB). After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).

For information on the Quad Flatpack No-Lead (QFN) package and its advantages, refer to Application Report, QFN/SON PCB Attachment, Texas Instruments Literature No. SLUA271. This document is available at www.ti.com.

The exposed thermal pad dimensions for this package are shown in the following illustration.




Exposed Thermal Pad Dimensions

4206446-8/U 08/15


NOTE: A. All linear dimensions are in millimeters

RTE (S-PWQFN-N16)



PLASTIC QUAD FLATPACK NO-LEAD



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Publication IPC-7351 is recommended for alternate designs.
 - D. This package is designed to be soldered to a thermal pad on the board. Refer to Application Note, Quad Flat-Pack Packages, Texas Instruments Literature No. SLUA271, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at www.ti.com <<http://www.ti.com>>.
 - E. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
 - F. Customers should contact their board fabrication site for minimum solder mask web tolerances between signal pads.



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224559/B 01/2019

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT



PWP0016C

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4224559/B 01/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

PWP0016C

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	2.75 X 2.58
0.125	2.46 X 2.31 (SHOWN)
0.15	2.25 X 2.11
0.175	2.08 X 1.95

4224559/B 01/2019

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI 提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 TI 的销售条款 (<https://www.ti.com.cn/zh-cn/legal/termsofsale.html>) 或 [ti.com.cn](https://www.ti.com.cn) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

邮寄地址：上海市浦东新区世纪大道 1568 号中建大厦 32 楼，邮政编码：200122
Copyright © 2021 德州仪器半导体技术（上海）有限公司